Imperas veut simplifier la phase de vérification des conceptions de processeurs RISC-V
Publié le 07-12-2021
par Pierrick Arlot
[EDITION ABONNES] Avec sa solution ImperasDV, compatible avec les méthodologies UVM SystemVerilog de vérification de puces-systèmes SoC, Imperas Software, spécialiste des plates-formes virtuelles et de la simulation...
Je m'abonne
La lecture de cet article est réservé aux abonnés payants du site.
Pour plus de souplesse, nous vous proposons plusieurs formules d'abonnement sans aucune obligation de renouvellement :
| Durée | Type | Prix |
| 1 mois | Découverte | 25 euros HT |
| 1 an | Complet | 200 euros HT |
-dissolve-basic-fr(1).jpg)
- 08/12/2021 – Automobile : dSPACE collabore avec Foretellix pour mieux sécuriser les systèmes de conduite automatisée
- 07/12/2021 – MikroElektronika lance une solution “hardware-as-a-service” pour le secteur de l'embarqué
- 07/12/2021 – Le français Menta propose sa solution eFPGA sous forme d’IP logicielle
- 06/12/2021 – Analog Devices enrichit sa distribution Linux avec plus d'un millier de pilotes de périphériques
- 02/12/2021 – Renesas et Panthronics simplifient la conception des terminaux de paiement mobiles mPOS
- 02/12/2021 – Prévision des anomalies, classification et régression au menu de l’environnement logiciel IA embarqué de ST
