Synopsys aide à l'optimisation des réseaux de neurones pour l’architecture de la puce-système IA ciblée
Publié le 23-10-2018
par Pierrick Arlot
[EDITION ABONNES] Les architectes de puces-systèmes SoC aptes à exécuter des algorithmes d’intelligence artificielle (IA) doivent mettre le plus grand soin à trouver le parfait équilibre entre, d’un...
Je m'abonne
La lecture de cet article est réservé aux abonnés payants du site.
Pour plus de souplesse, nous vous proposons plusieurs formules d'abonnement sans aucune obligation de renouvellement :
| Durée | Type | Prix |
| 1 mois | Découverte | 25 euros HT |
| 1 an | Complet | 200 euros HT |
-dissolve-basic-fr(1).jpg)
- 26/10/2018 – White paper : Qu’est-ce que le JTAG ? Et comment en tirer parti pour la conception matérielle
- 24/10/2018 – Silicon Labs et Digi simplifient le prototypage de passerelles et d’objets connectés compatibles LTE-M
- 23/10/2018 – ST lance le premier design de référence certifié pour le service de géolocalisation mondial Monarch de Sigfox
- 23/10/2018 – L’outil de modélisation de PragmaDev adopte la Raspberry Pi comme plate-forme d’exécution
- 19/10/2018 – Passerelles IoT et "edge computing" : les premiers kits de développement EdgeX Foundry arrivent
- 16/10/2018 – Segger réduit jusqu’à 12% la taille du code avec la nouvelle version de son environnement Embedded Studio
