Altera affirme être le premier spécialiste de la logique programmable à câbler dans le silicium de certains de ses FPGA des opérateurs de calcul en virgule flottante compatibles IEEE 754, boostant ainsi les performances DSP ...de ses composants. Ces blocs « durcis » de DSP à virgule flottante sont intégrés dans les SoC et FPGA Arria 10 d’Altera gravés en technologie 20 nm, ainsi que dans les futurs SoC et FPGA Stratix 10 14 nm de l’Américain.

Associées à un flot de conception de haut niveau, ces fonctions câblées dans le silicium doivent permettre aux circuits programmables d’Altera de répondre aux besoins des applications exigeantes en puissance de calcul dans les domaines du calcul à hautes performances (HPC), des radars ou de l’imagerie scientifique et médicale.

Les blocs de calcul en virgule flottante et à simple précision câblés dans les Arria 10 et Stratix 10 reposent sur une architecture DSP innovante à précision variable qui élimine pratiquement l’usage de la logique habituellement nécessaire aux calculs à virgule flottante dans les FPGA, assure Altera. Cette technologie permet notamment aux Arria 10 et aux Stratix 10 d’atteindre une performance DSP de 1,5 Tflops et de 10 Tflops respectivement. Et ce pour un rapport performances/watt supérieur à ceux offerts par les DSP, les processeurs généralistes (CPU) et les processeurs graphiques (GPU).

Selon Altera, les Arria 10 gravés en 20 nm, d’ores et déjà disponibles, sont les seuls FPGA de l’industrie à être dotés de blocs DSP en virgule flottante câblés dans le silicium et les seuls SoC 20 nm à disposer en sus d’un processeur ARM Cortex-A9, lui aussi câblé. Les outils de conception ad hoc seront disponibles, quant à eux, au cours du deuxième semestre 2014.