
Alphawave et PLDA développent des solutions d’interconnexion pour le PCIe 5.0, le CXL et le futur PCIe 6.0 [EDITION ABONNES] Le fournisseur français de solutions d’interconnexion à haut débit PLDA va collaborer avec le canadien Alphawave, fournisseur d’IP de connectivité multistandard, afin de concevoir des blocs d’IP pour les technologies d'interconnexion les plus couramment utilisées aujourd'hui telles que PCIe 5.0 et CXL.... Rappelons que CXL (Compute Express Link) est une technologie d'interconnexion entre processeurs et périphériques ainsi qu'entre processeurs et mémoires haute vitesse, conçue pour accélérer les performances des centres de données (data centers) de nouvelle génération. Les deux entreprises fourniront in fine des solutions d'interconnexion hautes performances optimisées au niveau latence et en vitesse de traitement sur les marchés des centres de données, de l'Intelligence artificielle et de l'automobile (solutions particulièrement bien adaptées aux applications utilisant les protocoles CXL.mem et CXL.cache). Parallèlement PLDA et Alphawave commenceront à travailler sur les technologies futures, notamment le PCIe 6.0 (dont les premières spécifications publiques seront publiées cette année par l’organisme PCI-SIG, et qui double le débit du PCIe 5.0). Le partenariat entre les deux sociétés portera dans le détail sur une solution de contrôleur et de couche physique PHY intégrée, utilisant les contrôleurs IP de PLDA pour le PCIe et le CXL en association avec le bloc DSP de gestion de la couche physique PHY, hautes performances et basse consommation, d'Alphawave. Cette solution combinée propose aux concepteurs de puces-systèmes SoC et de circuits Asic une approche intégrée qui réduit la latence tout en garantissant une efficacité de transfert de données maximale. Des fonctionnalités particulièrement importantes dans les conceptions gourmandes en bande passante. La solution combinée s’appuie sur un bloc d’IP SerDes PCIe 5.0 d'Alphawave pour les modes d'architecture PIPE et SerDes et un contrôleur IP de PLDA pour CXL et PCIe, optimisé sur le plan architectural et capable de prendre en charge des fonctionnalités supplémentaires conçues pour simplifier l'intégration. Bloc d'IP Alphawave Bloc d'IP de PLDA

Alphawave et PLDA développent des solutions d’interconnexion pour le PCIe 5.0, le CXL et le futur PCIe 6.0

[EDITION ABONNES] Le fournisseur français de solutions d’interconnexion à haut débit PLDA va collaborer avec le canadien Alphawave, fournisseur d’IP de connectivité multistandard, afin de concevoir des blocs d’IP pour les technologies d'interconnexion les plus couramment utilisées aujourd'hui telles que PCIe 5.0 et CXL.... Rappelons que CXL (Compute Express Link) est une technologie d'interconnexion entre processeurs et périphériques ainsi qu'entre processeurs et mémoires haute vitesse, conçue pour accélérer les performances des centres de données (data centers) de nouvelle génération.

Les deux entreprises fourniront in fine des solutions d'interconnexion hautes performances optimisées au niveau latence et en vitesse de traitement sur les marchés des centres de données, de l'Intelligence artificielle et de l'automobile (solutions particulièrement bien adaptées aux applications utilisant les protocoles CXL.mem et CXL.cache). Parallèlement PLDA et Alphawave commenceront à travailler sur les technologies futures, notamment le PCIe 6.0 (dont les premières spécifications publiques seront publiées cette année par l’organisme PCI-SIG, et qui double le débit du PCIe 5.0).

Le partenariat entre les deux sociétés portera dans le détail sur une solution de contrôleur et de couche physique PHY intégrée, utilisant les contrôleurs IP de PLDA pour le PCIe et le CXL en association avec le bloc DSP de gestion de la couche physique PHY, hautes performances et basse consommation, d'Alphawave. Cette solution combinée propose aux concepteurs de puces-systèmes SoC et de circuits Asic une approche intégrée qui réduit la latence tout en garantissant une efficacité de transfert de données maximale. Des fonctionnalités particulièrement importantes dans les conceptions gourmandes en bande passante.

La solution combinée s’appuie sur un bloc d’IP SerDes PCIe 5.0 d'Alphawave pour les modes d'architecture PIPE et SerDes et un contrôleur IP de PLDA pour CXL et PCIe, optimisé sur le plan architectural et capable de prendre en charge des fonctionnalités supplémentaires conçues pour simplifier l'intégration.

Bloc d'IP Alphawave

Bloc d'IP de PLDA