Le grenoblois Tiempo Secure, fournisseur d'éléments sécurisés (SE) sous forme d'IP et de bibliothèques logicielles sécurisées pour les entreprises de conception de semi-conducteurs, va collaborer étroitement avec son compatriote IC'Alps, expert en conception et fourniture de circuits intégrés de type Asic, ...lui aussi basé à Grenoble. Cette collaboration stratégique va porter sur la mise en œuvre de versions sur silicium des cœurs Secure Element de Tiempo, dotés du niveau de sécurité EAL5+ des Critères communs, pour des applications IoT. Plus précisément, Tiempo Secure va s’appuyer sur l’expertise d’IC’Alps dans la mise en œuvre de la conception physique de cet élément sécurisé nommé Tesic, et ce de la netlist, la description du circuit, jusqu’au GDSII, le fichier envoyé à l’unité de fabrication choisie.
Le Tesic de Tiempo Secure comprend un microcontrôleur sécurisé, des processeurs cryptographiques, des accélérateurs matériels sécurisés, des capteurs de sécurité, des mémoires sécurisées et des interfaces standard pour faciliter son intégration et les opérations de test. Le bloc Tesic qui est déjà disponible dans plusieurs processus de fabrication en 55 et 40 nm (GlobalFoundries 55 nm et TSMC 40) sera désormais implanté par IC’Alps en 22 et 16 nm (GlobalFoundries 22 et TSMC 16).
Cette évolution vers des circuits plus petits est liée, selon Tiempo, à la demande d'une nouvelle génération d'éléments sécurisés pour les appareils IoT déployés en masse, à hauteur de plusieurs milliards dans le monde. Dans ce contexte, il devient crucial, précise le Grenoblois, de sécuriser ces systèmes avec des solutions faciles à mettre en œuvre et qui protègent les données sensibles vis-à-vis d’attaques externes. Le Tesic de Tiempo Secure répond à cette problématique avec un bloc d’IP en "dur" inviolable, conçu pour une intégration plug-and-play dans des microcontrôleurs ou des puces-systèmes SoC, avec la garantie que ces puces intégrant la macro passeront les certifications de sécurité CC EAL5+ PP0084 et/ou EMVCo.
« Nous constatons une tendance croissante vers des liens plus étroits entre les développeurs d’IP et les sociétés de conception de semi-conducteurs comme la nôtre, précise Jean-Luc Triouleyre, P-DG d’IC’Alps. L'une des raisons tient au fait que peu d'entreprises peuvent se permettre un investissement lourd dans le logiciel de CAO nécessaire aux tâches de mise en œuvre physique d’une IP. De plus, les utilisateurs peuvent, avec une société de conception, choisir un point d'entrée dans le flux de mise en œuvre Asic/SoC en fonction de leurs besoins, du délai d'exécution, de l'expertise et de l'environnement CAO disponible. »
