Système d’exploitation temps réel doté d’une implantation native des threads Posix, PX5, édité par la société éponyme et lancé en fin d’année dernière (voir notre article), annonce aujourd'hui la prise en charge du multitraitement asymétrique (AMP) et du multitraitement symétrique (SMP) en temps réel pour les architectures Arm 64 bits, et ce au sein de l'environnement de développement Embedded Workbench for Arm d’IAR.
Cette prise en charge apporte, selon PX5, des fonctionnalités d'équilibrage de charge aux applications temps réel et complète la prise en charge existante du RTOS PX5 par les architectures 32 bits Arm Cortex-M, Cortex-R et Cortex-A.
« De nombreuses applications qui exigent un traitement en temps réel et déterministe nécessitent des capacités bien au-delà de celles d’un Linux embarqué, le système d'exploitation le plus utilisé sur les architectures Arm 64 bits, explique William Lamie, le P-DG de PX5. Avec la demande croissante d'applications en mode AMP et SMP de hautes performances, telles que le traitement vidéo et les modems cellulaires, la prise en charge d’un système temps réel comme PX5 RTOS promet de libérer tous les avantages de performance et de sécurité des architectures 64 bits Arm Cortex pour répondre aux applications exigeantes en matière de déterminisme. »
Concrètement, la prise en charge des modes AMP et SMP en temps réel fournie par le RTOS PX5 inclut l'appariement dynamique des threads d’application avec les cœurs disponibles, autorisant les développeurs à se concentrer sur la logique de l'application plutôt que sur une répartition de la charge de travail sur plusieurs processeurs. Le PX5 en mode SMP permet également à l'application de désigner les cœurs sur lesquels chaque thread peut s'exécuter à l'aide de plusieurs API.
Au-delà, le support de la technologie de pointeur/vérification des données (PDV, Pointer Data Verification) pour les architectures Arm 64 bits (en cours de dépôt d’un brevet par PX5) fait partie intégrante d'une stratégie globale de la société qui vise à détecter et atténuer la corruption de mémoire accidentelle et malveillante des pointeurs de fonction, des adresses de retour de fonction, et des pools de mémoire. Sans cette approche PDV, selon PX5, la corruption de la mémoire pourrait passer inaperçue et la corruption du pointeur de fonction ou de la pile pourrait ouvrir la porte à des attaques d'exécution à distance.
Pour rappel, le RTOS PX5 est conçu spécifiquement pour les applications embarquées les plus exigeantes avec une taille, des performances, une sûreté et une sécurité adaptées aux exigences de ce marché. Il est construit sur une implantation native des threads Posix standard de l'industrie, y compris au niveau des sémaphores, des mutex et des files d'attente de messages. Il procure des extensions temps réel telles que les indicateurs d'événement, les files d'attente rapides, les minuteries et la gestion de la mémoire. Cette prise en charge de l’API Posix ouvre l'accès, instantanément selon PX5, à une large gamme de piles logicielles, à la fois open source et commerciales destinées aux plates-formes IoT dotées de mécanismes temps réel.
