La société sophipolitaine Menta, spécialiste des technologies FPGA embarquées (eFPGA), s’est engagée dans une coopération technologique avec Andes Technology, membre fondateur de l’organisme RISC-V International et l’un des principaux fournisseurs de cœurs de processeurs 32 bits et 64 bits RISC-V sous licence. ...Objectif : mettre en œuvre une logique programmable dans les familles RISC-V AndesCore via la technologie eFPGA de Menta. L’idée étant de proposer une solution commune permettant l’ajout ou la modification d’une extension du jeu d’instructions (ISA) « sur le terrain ».
Pour les deux partenaires, la possibilité d’étendre le jeu d’instructions RISC-V par des instructions maison grâce au bloc eFPGA associé au cœur CPU sera un facteur de différenciation clé pour la prochaine génération de processeurs. Les concepteurs pourront ainsi ajouter toutes les instructions dont ils ont besoin pour la fonction qu'ils souhaitent accélérer, et ce sur le terrain. Selon Menta, cette fonctionnalité ne rompt aucune compatibilité logicielle et laisse de la marge pour le développement et la différenciation. « La technologie ISA RISC-V est ouverte, compacte, modulaire et extensible, ce qui en fait une solution idéale pour notre stratégie eFPGA », assure Vincent Markus, le P-DG de Menta.
Dans la pratique, le bloc eFPGA joue le rôle d'une extension matérielle du cœur de processeur RISC-V et ouvre la possibilité d'étendre ou de reconfigurer le jeu d’instructions tout au long de la durée de vie du produit. Les familles de cœurs Andes RISC-V, déjà disponibles sur le marché des puces-systèmes SoC en tant que moteurs de traitement généralistes, pourront ainsi bénéficier en sus d’une prise en charge améliorée de la fonction ACE (Andes Custom Extension) au travers du bloc eFPGA. Selon Andes, le framework ACE permet en pratique de définir de nouvelles instructions sur les cœurs de processeur Andes RISC-V. En écrivant des scripts ACE pour la sémantique des instructions et des spécifications Verilog concises au niveau RTL, les concepteurs de SoC peuvent ainsi utiliser l’outil Andes Copilot (Custom-OPtimized Instruction DeveLOpment Tools) pour générer automatiquement tous les composants requis et étendre le package du processeur Andes existant pour la prise en charge des nouvelles instructions destinées à accélérer des applications spécifiques.
« En coopérant avec Menta, nous permettons une toute nouvelle utilisation des cœurs de processeur Andes qui avalise la caractéristique d'extensibilité de l'écosystème RISC-V, en particulier pour les applications qui nécessitent une marge de manœuvre pour la différenciation, notamment dans les domaines de l’intelligence artificielle et de la 5G, précise Charlie Su, CTO et vice-président exécutif d’Andes Technology. Les utilisateurs vont pouvoir optimiser et enrichir leurs puces en utilisant la solution Menta eFPGA qui rend possible la reconfiguration des jeux d’instructions personnalisées ACE lors de mises à jour post-silicium. » Les cœurs eFPGA préprogrammés de Menta et combinés avec les cœurs RISC-V d’Andes seront fournis avec des outils d'interface utilisateur spécialisés permettant de programmer la matrice eFPGA et de configurer les paramètres programmables de l'application RISC-V.
A noter que Menta a également signé un accord de coopération du même type avec la société Codasip, qui fournit également des cœurs de processeur RISC-V et qui a récemment ouvert un centre de conception à… Sophia-Antipolis.
Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV
