La course à la réduction de la consommation et au gain d’éco-efficacité dans le domaine des objets connectés et du traitement en périphérie de réseau (edge processing) pousse les laboratoires de recherche et les fabricants de microcontrôleurs à faire assaut d’innovations. ...C’est dans ce cadre qu’il faut replacer la récente annonce conjointe du laboratoire CSEM (Centre suisse d’électronique et de microtechnique), doté d’un fort savoir-faire en conception d’Asic à ultrabasse consommation, et du fondeur Mie Fujitsu Semiconductor.

Les deux partenaires affirment en effet avoir mis au point un écosystème d’IP permettant le fonctionnement de circuits électroniques sous 0,5 V, sous la tension de seuil des transistors (sub-threshold). L’énergie étant proportionnelle au carré de la tension d’alimentation, il est ainsi possible de réduire drastiquement la consommation tout en maintenant un niveau de performance similaire, affirme le laboratoire suisse qui considère la technologie Cmos DDC (Deeply Depleted Channel ou canal à déplétion profonde) de Mie Fujitsu Semiconductor comme une solution de choix pour les applications ultrasobres fonctionnant sous très faible tension grâce à son immunité aux variations aléatoires de dopant.

Cependant, le fonctionnement sous tension limitée restant soumis à des variations dues au processus de fabrication et aux variations de température, le CSEM et Mie Fujitsu Semiconductor ont appliqué diverses techniques innovantes de design et implémenté notamment l’adaptation dynamique de fréquence par polarisation du substrat (body bias) ou ADVbbFS (Body-bias-based Adaptive Dynamic Frequency Scaling).

Manière de concrétiser leurs efforts, les deux partenaires ont récemment présenté un microcontrôleur Risc 32 bits développé en commun et conçu selon le procédé de gravure C55DDC qui affiche une efficacité énergétique de seulement 2,5 µW/MHz, un record mondial pour un procédé Cmos 55 nm. Selon le CSEM, un écosystème complet de design de puces fonctionnant à proximité de la tension de seuil des transistors est aujourd’hui disponible, avec en particulier un kit de conception (PDK, Process Design Kit) offrant toutes les bibliothèques et tous les blocs d’IP analogiques clés.