Concepteur américain de FPGA, de blocs d’IP de logique programmable et d’eFPGA, Achronix annonce la production en volume de ses puces Speedster7t AC7t1500 gravées en technologie 7 nm par TSMC. Leur architecture avait été dévoilée en 2019 et les premiers échantillons avaient été livrés en 2021.

Pour rappel, la famille Speedster7t d’Achronix est spécifiquement conçue pour traiter les charges de travail à bande passante élevée dans des applications comme l’intelligence artificielle (IA) et l’apprentissage automatique (ML), les infrastructures 5G, les équipements réseau, le “computational storage” et le test et la mesure. De manière plus large, ces architectures sont pensées pour permettre une accélération du traitement de données dans des environnements de calcul hétérogènes.

Dans le détail, les FPGA haut de gamme Speedster7t délivrent des performances élevées en s’appuyant notamment sur un réseau 2D sur puce (NoC, Network On Chip) qui affiche 20 Tbit/s de bande passante totale. Ce NoC 2D procure une connectivité haut débit entre la structure FPGA et les interfaces haut débit - Ethernet 400G, PCIe Gen5, GDDR6 et DDR4/5.

De plus, les FPGA Speedster7t intègrent des cœurs de processeur d'apprentissage automatique (MLP, Machine Learning Processor) répartis sur l'ensemble de la structure FPGA. Chaque MLP est un bloc configurable doté de 32 multiplicateurs (maximum) pour prendre en charge les formats entiers de 4 à 24 bits et divers modes à virgule flottante, y compris la prise en charge directe du format bfloat16 de Tensorflow et du format de bloc à virgule flottante (BFP, Block Floating Point), méthode utilisée pour fournir une arithmétique approchant la virgule flottante tout en utilisant un processeur à virgule fixe.

Parallèlement, Achronix annonce la compatibilité du modèle Speedster7t AC7t800 éco-efficace avec sa suite d'outils, utilisée pour concevoir des solutions intégrant ses blocs d’IP FPGA et eFPGA. Cette suite logicielle est livrée avec les outils de conception ACE d'Achronix et Synplify-Pro de Synopsys pour la synthèse des conceptions FPGA. Les bibliothèques de simulation d’Achronix sont prises en compte quant à elles par les outils ModelSim de Siemens/Mentor, VCS de Synopsys et Riviera-PRO d'Aldec.