Le concepteur américain de FPGA et de blocs d’IP de logique programmable Achronix annonce avoir livré les premiers échantillons de ses puces Speedster7t AC7t1500 gravées en technologie 7 nm par TSMC. ...Dévoilée en 2019, la famille Speedster7t est spécifiquement conçue pour traiter les charges de travail à bande passante élevée dans des applications comme l’intelligence artificielle (IA) et l’apprentissage automatique (ML), les infrastructures 5G, les équipements réseau, le « computational storage » et le test et la mesure.
« Les circuits logiques programmables Speedster7t fournissent aux utilisateurs les FPGA à bande passante la plus élevée actuellement disponibles et incluent des caractéristiques architecturales innovantes qui les rendent parfaitement adaptées aux applications d’accélération de données », assure Robert Blake, le CEO d’Achronix.
Comme les autres membres de la famille Speedster7t, le modèle AC7t1500 se distingue par l’intégration d’un réseau 2D de communication sur puce NoC (Network-on-Chip) présenté comme « révolutionnaire » et d’un ensemble à haute densité de processeurs optimisés pour le Machine Learning (MLP). De quoi, selon Achronix, apporter au marché un composant de classe FPGA+ associant la capacité de programmation du FPGA, les structures de routage des Asic et des moteurs de calcul.
Alors que le réseau NoC du FPGA AC7t1500 offre une bande passante bidirectionnelle cumulée de 20 Tbit/s, la puce embarque également des interfaces mémoire haut débit GDDR6 (avec une bande passante cumulée de 4 Tbit/s), des ports Ethernet à 400 Gbit/s, des interfaces SerDes à 112 Gbit/s et des liens PCI Express Gen5. Dans le détail, le réseau 2D NoC connecte tous les blocs fonctionnels et les périphériques d’E/S entre eux, ainsi qu’avec la structure FPGA. En éliminant les goulots d'étranglement complexes que l’on trouve dans les FPGA traditionnels, le réseau peut transmettre un débit bidirectionnel de 512 Gbit/s à chacun des 80 nœuds du FPGA, détaille Achronix.
A noter que la société américaine prévoit de terminer la validation complète de la structure FPGA, des blocs d’IP matériels et des interfaces périphériques au cours du second semestre 2021 pour un lancement en production d’ici à la fin de l’année. Les FPGA Speedster7t sont pris en charge par la suite d'outils Achronix qui comprend l’outil de synthèse Synplify Pro et les outils ACE de placement-routage et de timing.
