Réduction moyenne du temps de compilation d'un facteur 5 et amélioration de 10% de la qualité des résultats sur les conceptions complexes. Tels sont les chiffres avancés par Xilinx quant aux performances de son environnement de développement d’applications sur FPGA Vivado ML Editions.... Et ce grâce à l’apport au sein de l’outil d’algorithmes d'apprentissage automatique ML (Machine Learning).

« Les ingénieurs de conception sont confrontés aujourd’hui à une complexité accrue des designs, pour lesquels l’apprentissage automatique est le prochain grand pas en avant pour accélérer les processus de conception et offrir des gains de qualité notable, résume Nick Ni, directeur du marketing, des logiciels et des solutions IA chez Xilinx. En ce sens, l'environnement Vivado avec Machine Learning a pour objectif d’aider les développeurs à réduire significativement les durées des cycles de conception. »

La technologie insérée dans Vivado ML Editions comprend notamment une optimisation logique reposant sur l'apprentissage automatique et une estimation intelligente des délais et des exécutions, qui automatisent les stratégies pour réduire les itérations avant d’arriver à un fichier exempt de fautes et prêt pour la fabrication. 

Xilinx introduit également le concept dit "Abstract Shell" qui permet aux utilisateurs de définir de manière incrémentielle et en parallèle plusieurs modules au sein du système à compiler. Ce qui permet, selon la société, une réduction moyenne du temps de compilation d’un rapport 5 à 17 selon la complexité des designs, par rapport à la compilation traditionnelle du système complet. Cet "Abstract Shell" aide également à protéger la propriété intellectuelle des utilisateurs en masquant les détails de conception à l'extérieur des modules, une approche jugée essentielle par Xilinx pour les applications du type FPGA-as-a-Service et les intégrateurs système à valeur ajoutée.

Au-delà, Vivado ML Edition améliore la conception collaborative avec l’outil Vivado IP Integrator, autorisant une conception modulaire à travers la  fonctionnalité “block design container” (conteneurs de conception par blocs) qui favorise une méthodologie de conception reposant sur un travail collaboratif d’équipes de conception installées sur plusieurs sites, avec une stratégie de division du design notamment dans le cas de conceptions de grande envergure.

Enfin, notons que la fonction Dynamic Function eXchange (DFX) permet désormais d’obtenir une utilisation plus efficace des ressources silicium disponibles en s’appuyant sur des accélérateurs matériels personnalisés, et ce de manière dynamique. Avec la capacité de charger des modules de conception en quelques millisecondes. Ce qui ouvre la voie, selon Xilinx, à de nouveaux cas d'usage tels qu'une voiture échangeant des algorithmes de vision lors du traitement d'une image, ou une analyse génomique échangeant différents algorithmes en temps réel lors du séquençage de l'ADN.