Le processeur Noel-V de la firme suédoise Gaisler, le centre de conception de processeurs tolérants aux fautes du groupe CAES, sera prochainement pris en charge par l’environnement de développement logiciel IAR Workbench for RISC-V de l’éditeur IAR Systems. Ce support sera assuré par une prochaine version de l’environnement dans le cadre d’un partenariat annoncé en décembre 2022 par les deux entreprises.

IAR Systems considère ce partenariat comme une étape importante pour sa pénétration dans le secteur spatial ciblé justement par l’architecture Noel-V, disponible depuis fin 2019.

Pour rappel, Noel-V se présente sous la forme d’un modèle VHDL synthétisable d'un processeur compatible avec le jeu d’instructions RISC-V. Il est configurable et se décline selon des profils s’étageant entre des architectures hautes performances compatibles Linux et des solutions pour microcontrôleurs dont l’empreinte silicium est optimisée. Le processeur inclut également des fonctionnalités de tolérance aux pannes qui lui permettent d'exécuter des logiciels sans interruption, avec une correction automatique des fautes dues aux rayonnements présents naturellement dans l'environnement spatial.

De son côté, l’environnement de développement intégré Embedded Workbench for RISC-V offre des fonctions de débogage étendues, y compris pour des configurations multicœurs, telles que la mise en œuvre de points d'arrêt complexes pour le code et les données, l'analyse de la pile d'exécution, la visualisation de la pile d'appels et l'analyse de la couverture du code. La sonde de débogage IAR I-jet, quant à elle, fournit une interface de débogage efficace pour les systèmes Noel-V en utilisant l'interface de débogage standard JTAG de l’architecture RISC-V qui sera aussi disponible en décembre 2023 dans des exemples de bitstreams Noel-V pour FPGA téléchargeables gratuitement.

Selon IAR, le partenariat signé avec CAES permettra aux utilisateurs de l’architecture Noel-V de disposer d’une autre chaîne d'outils de développement complète, qui viendra s’ajouter à l’ensemble des outils déjà fournis par Gaisler. « Notre collaboration va permettre à IAR et à CAES de gagner en visibilité sur le marché spatial, a commenté Mike Elias, vice-président et directeur général de la division spatiale de CAES. La prise en charge par IAR de l’architecture Noel-V ne pourra qu’encourager d'autres utilisateurs potentiels à adopter notre processeur. »

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV