A l’occasion du RISC-V Summit Europe qui se tient du 5 au 9 juin 2023 à Barcelone, la jeune société espagnole Semidynamics, créée en 2016, dévoile une unité de traitement vectoriel entièrement personnalisable, destinée à accompagner sa gamme de cœurs de processeur 64 bits RISC-V, également personnalisables.

Selon la start-up, l'unité vectorielle est conforme à la spécification RISC-V Vector 1.0 et dispose de nombreuses fonctionnalités supplémentaires destinées à assurer des capacités de traitement de données améliorées. Le tout établit un standard sans précédent à la fois en termes de vitesse de traitement et de volume de données traitées, assure Semidynamics.

Précisons que la jeune société n’est pas une totale inconnue. Semidynamics est notamment engagé dans le projet EPI (European Processor Initiative) et, dans ce cadre, ses cœurs RISC-V Avispado ont notamment été mis en œuvre dans la puce prototype EPAC 1.0 (European Processor Accelerator) destiné à accélérer de manière éco-efficace les charges HPC (High Performance Computing) et IA (intelligence artificielle) (lire notre article).

« Notre cœur RISC-V Atrevido récemment annoncé est unique en ce sens que nous pouvons y faire une "chirurgie à noyau ouvert", indique Roger Espasa, le fondateur et dirigeant de Semidynamics. Contrairement aux cœurs d'autres fournisseurs qui sont simplement configurables à partir d'un jeu d'options prédéfinies, nous ouvrons en fait le cœur et modifions son fonctionnement interne pour ajouter des fonctionnalités ou des instructions spéciales afin de créer une solution totalement sur mesure. Nous avons adopté la même approche avec notre nouvelle unité vectorielle afin de compléter la capacité de nos cœurs à traiter rapidement des quantités massives de données. »

L'unité de traitement vectoriel de Semidynamics est composée de plusieurs "cœurs vectoriels", de manière un peu équivalente à un cœur graphique (GPU), qui effectuent des calculs en parallèle. Chaque cœur possède des unités arithmétiques capables d'effectuer des opérations d'addition, de soustraction, de multiplication-addition, de division, de calcul de racine carrée et de logique. Dans ce cadre, le cœur vectoriel de Semidynamics peut être adapté pour prendre en charge différents types de données (FP64, FP32, FP16, BF16, INT64, INT32, INT16 ou INT8) selon le domaine d'application cible de l’utilisateur.

La plus grande taille de type de données (en bits) pouvant être traité définit alors la largeur du cœur vectoriel ou ELEN. Les utilisateurs peuvent ensuite sélectionner le nombre de cœurs vectoriels à mettre en œuvre dans l'unité vectorielle, soit 4, 8, 16 ou 32 cœurs, afin de satisfaire une large gamme d'options de compromis entre consommation, performance et empreinte silicium. Une fois ces choix effectués, la largeur totale du chemin de données de l'unité vectorielle (ou DLEN) se calcule en multipliant ELEN au nombre de cœurs vectoriels. Dans la pratique, Semidynamics prend en charge les configurations DLEN de 128 bits à 2 048 bits.

La société a par ailleurs équipé son unité vectorielle d'un réseau haute performance d’interconnexion qui fournit une connectivité complète entre les cœurs vectoriels avec une bande passante élevée, même pour l’option maximale à 32 cœurs vectoriels.

Par ailleurs, Semidynamics offre un deuxième choix clé pour l'unité vectorielle ; le nombre de bits de chaque registre vectoriel (appelé VLEN) peut également être adapté aux besoins du client. Alors que la plupart des autres fournisseurs s’appuient sur l’hypothèse que VLEN est égal à DLEN (c'est-à-dire un rapport 1X), Semidynamics propose des rapports 2X, 4X et 8X. Lorsque le VLEN est supérieur au DLEN, une opération vectorielle utilise plusieurs cycles pour s'exécuter. Par exemple, lorsque VLEN=2 048 et DLEN=512, chaque opération arithmétique vectorielle prendra 4 cycles d’horloge pour s'exécuter. Selon la start-up, cette option permet une plus grande tolérance aux latences mémoire et une réduction de la consommation.

« Tous ces mécanismes libèrent la capacité de l'unité vectorielle à traiter des quantités sans précédent de bits de données, ajoute Roger Espasa. Et pour extraire toutes ces données de la mémoire, nous disposons de notre technologie Gazzillion qui peut gérer jusqu'à 128 demandes simultanées de données et les remonter au bon endroit quel que soit l'ordre dans lequel ces données sont renvoyées. Ensemble, nos technologies portent l’architecture RISC-V à un niveau toujours plus élevé, ce qui ouvrira des opportunités dans de nombreux domaines d'application pour le calcul haute performance tels que le traitement vidéo, l'IA et l’apprentissage automatique. »

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV