Le cœur de processeur en open source RISC-V commence à devenir une alternative industrielle crédible face aux autres architectures du marché, avec des engagements publics et affirmés envers cette technologie par des sociétés comme Microsemi, Lattice ou plus récemment Western Digital. ...(A terme, ce dernier compte instiller dans ses produits de stockage plus de deux milliards de cœurs RISC-V par an, voir à ce sujet notre article L’architecture de processeur open source RISC-V se muscle pour l’intelligence artificielle.) Reste que pour les équipes de développeurs qui travaillent sur le jeu d’instructions RISC-V, bâti sur les principes des systèmes Risc (Reduced Instruction Set Computer), la question de la mise à disposition d’outils d’analyse et de débogage devient cruciale.
Dans ce contexte, le fournisseur allemand d’outils de développement pour processeurs Lauterbach ne pouvait rester à l’écart de cette tendance. La société propose désormais la prise en charge, par son environnement Trace32, de capacités de débogage pour les blocs d’IP RISC-V E31 et E51. Et ce grâce à une collaboration étroite avec la jeune société SiFive, impliquée dans la commercialisation de cœurs RISC-V.
« L'ajout du jeu d'outils Trace32 de Lauterbach aux outils de SiFive est une étape importante dans le développement de l'écosystème RISC-V, commente Yunsup Lee, cofondateur et CTO de SiFive. Nous avons travaillé en partenariat avec Lauterbach pour garantir que son jeu d'outils Trace32 offre un niveau de support élevé pour les spécifications de débogage RISC-V. »
L'outil Trace32 fournit donc désormais des fonctions de débogage multicœur sur les threads matériels des cœurs SiFive, assurant de ce fait le débogage directement à partir des vecteurs de réinitialisation du cœur (reset vector), avec notamment une analyse des codes de démarrage. Lauterbach fournit également un débogage de haut niveau pour les diverses extensions du jeu d’instructions ISA du RISC-V, comme par exemple la mise en place de calculs en virgule flottante. L’outil prend également en charge le module de débogage JTAG (DTM, Debug Transport Module) installé au sein des puces conçues par SiFive, et prendra en charge dans une prochaine version d’autres interfaces de débogage comme l’USB.
« Nous constatons un intérêt croissant dans l'ensemble de l'industrie pour la technologie RISC-V, déclare Stephan Lauterbach, directeur général de Lauterbach. Dans ce mouvement, l’extension de notre gamme d'outils à ce marché et la disponibilité des outils de débogage Trace32 vont aider le RISC-V à poursuivre son adoption et son déploiement dans l’industrie. »
