Quasiment deux fois plus de blocs analogiques et numériques programmables, 128 Ko de mémoire flash, un contrôleur DMA (Direct Memory Access) intégré, deux interfaces au bus CAN (Control Area Network) et 55 GPIO (General ...Purpose I/O). Telles sont les caractéristiques principales de la famille de microcontrôleurs configurables PSoC4 M-Series à cœur ARM 32 bits Cortex-M0 que le fabricant de semi-conducteurs Cypress a dévoilée à l’occasion du salon Embedded World 2015 de fin février.

« La famille PSoC4 M-Series vise à faciliter la migration des utilisateurs de microcontrôleurs  8 et 16 bits vers une plate-forme ARM 32 bits pour 25 cents seulement, s’est vanté John Weil, vice-président marketing en charge de l’architecture PSoC chez Cypress. Elle permet aux concepteurs de créer toujours plus d’interfaces numériques et de frontaux analogiques pour une plus grande différenciation de leurs produits. »

A ce titre, les nouveaux modèles intègrent seize blocs logiques programmables dont huit blocs compteur/temporisateur/PMW, quatre blocs de communication série et quatre blocs logiques universels (UDB), chaque UDB étant constitué de 2 PLD (Programmable Logic Devices), d'un chemin de données programmable et de registres de commande et d'état. Ces blocs logiques programmables peuvent constituer des coprocesseurs qui déchargent le cœur ARM Cortex-M0 de tâches intensives en puissance de traitement. Ils peuvent aussi être utilisés pour intégrer des interfaces série émergentes ou personnalisées, comme la modulation de densité d'impulsions (PDM) pour microphones ou le protocole de configuration USB Type-C qui, selon Cypress, implique la disponibilité d'un nouveau silicium pour les vendeurs de microcontrôleurs concurrents.

Au niveau analogique, la famille PSoC4 M-Series intègre 12 blocs programmables incluant quatre amplificateurs opérationnels configurables, quatre convertisseurs D/A à sortie en courant (IDAC), deux comparateurs faible consommation, un convertisseur A/D 12 bits à approximations successives (SAR) et un bloc de détection capacitive CapSense. Côté consommation, un mode veille avec rétention, limité à 150 nA, permet d'assurer la sauvegarde de la SRam, de la logique programmable et le réveil sur interruption. Un mode arrêt sans rétention, avec réveil par interruption sur GPIO, permet de descendre à une consommation de 20 nA seulement.

Actuellement échantillonnés, les membres de la famille PSoC4 M-Series seront disponibles en volume au cours du second trimestre.