Spécialiste des cœurs de processeur embarqués RISC-V personnalisables destinés aux concepteurs de puces-systèmes, Codasip a fait don de son nouveau kit de développement logiciel (SDK) pour la technologie Cheri à... l’alliance Cheri qui a mis ce SDK en téléchargement gratuit sur GitHub.

La technologie Cheri (Capability Hardware Enhanced RISC Instructions) est un mécanisme de sécurité avancé, développé par l’université de Cambridge et l'institut de recherche SRI International depuis 2010 et destiné à protéger les processeurs contre les attaques les plus courantes. Cette technologie, qui a déjà été mise à l’épreuve sur des processeurs expérimentaux et qui a été intégrée dans un cœur de processeur RISC-V de Codasip, permet de concevoir des produits sécurisés dès la conception et autorise les entreprises à prendre des mesures de sécurité préventives sans avoir à attendre les correctifs livrés par les fournisseurs desdits produits.

Ouverte à des sociétés tierces, l’alliance Cheri, quant à elle, a été fondée par l’université de Cambridge, la fondation FreeBSD et les sociétés Capabilities Limited, lowRISC, SCI Semiconductor et Codasip.

Dans le détail, la technologie Cheri étend le jeu d'instructions (ISA) d’un processeur pour appliquer un contrôle d'accès mémoire à granularité fine. Une approche qui évite les vulnérabilités courantes telles que les dépassements de tampon et la corruption de la mémoire. Cependant, pour utiliser la technologie, les développeurs doivent avoir accès à des outils logiciels et à des packages adaptés, rappelle Codasip.

Le compilateur, en particulier, doit être capable de générer des applications qui exploitent les nouvelles instructions introduites par le jeu d’instructions modifié et le cœur matériel. En collaboration avec d'autres membres de l'alliance Cheri, Codasip a dans la pratique développé de tels outils à partir de projets open source existants et la société en fait donc don aujourd’hui à l'alliance pour une utilisation sans restriction par tous ceux qui mettent en œuvre Cheri sur l’architecture RISC-V.

« Nous avons déployé des efforts considérables pour mettre en œuvre un SDK entièrement compatible avec Linux que nous mettons désormais à la disposition de tous, indique Ron Black, le CEO de Codasip. Je suis convaincu que ce sera un atout précieux pour les communautés Cheri et RISC-V. »

Le SDK Cheri RISC-V comprend notamment un compilateur C/C++ et une chaîne d'outils reposant sur LLVM17, un modèle Cheri-RISC-V en langage Sail, un émulateur open source QEMU, une implémentation OpenSBI de l'interface binaire du superviseur RISC-V, un chargeur de démarrage U-Boot, un noyau Linux 6.10, FreeRTOS, un débogueur GNU, un système de build Yocto pour Linux et un environnement d'espace utilisateur de base reposant sur BusyBox.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à la sécurité dans les systèmes embarqués : Embedded-SEC