Le fournisseur britannique de circuits ASIC (Application Specific Integrated Circuits) à signaux mixtes EnSilica, annonce son adhésion à l'Alliance Cheri (Capability Hardware Enhanced RISC Instructions) qui gère la technologie de sécurité éponyme, en raison de la recrudescence actuelle des cybermenaces dans le monde de l’électronique embarqué.

Pour rappel, la technologie ouverte Cheri étend les jeux d'instructions ISA conventionnels avec de nouvelles fonctionnalités architecturales en vue de mettre en place une protection à granularité fine de la mémoire et un compartimentage logiciel à grande échelonnabilité.

Les fonctionnalités de protection de mémoire de Cheri permettent notamment d'adapter des langages de programmation historiquement dangereux pour la mémoire, tels que le C et le C++, afin de fournir une protection solide  contre des vulnérabilités actuellement exploitées. Une approche qui vise à résoudre efficacement les problèmes de sécurité de la mémoire.

En d’autres termes, Cheri présente une architecture de sécurité matérielle  conçue pour atténuer les vulnérabilités de sécurité de la mémoire, l'une des principales sources des cyberattaques modernes. Selon EnSilica, cette entrée dans l’alliance Cheri (*) va lui permettre d’accélérer l'adoption d'une technologie susceptible d'éliminer plus de 70 % des vulnérabilités actuelles.

Toujours selon EnSilica, Cheri renforce fondamentalement la sécurité des systèmes en empêchant la corruption de la mémoire et l'exécution de code non autorisé, deux des menaces les plus répandues dans l'informatique moderne. Pour ce faire, la technologie Cheri intègre la protection et la compartimentation de la mémoire directement au niveau matériel, garantissant une sécurité renforcée dès la conception, tout en maintenant le même niveau de performance et de consommation d’énergie.

Grâce à cette sécurité intégrée aux puces, la technologie Cheri permet de sécuriser davantage les logiciels existants, sans avoir à les redévelopper. A cette occasion on se rappellera qu’EnSilica et Codasip, société allemande d’origine tchèque, pionnier européen dans le domaine du RISC-V, ont annoncé en septembre 2025 un partenariat stratégique visant à développer des circuits ASIC intégrant nativement la technologie de sécurité Cheri ainsi que l'accélération cryptographique post-quantique (PQC) et des fonctionnalités avancées de sécurité et de sûreté système.

(*) L’Alliance CHERI réunit des acteurs industriels tels que Google, Codasip, lowRISC, Siemens et Verisilicon, ainsi que des chercheurs du SRI, de l'Université de Cambridge et d’autres universités et organismes gouvernementaux. L'Alliance a pour ambition de combler le fossé entre la recherche et le déploiement commercial, garantissant l'accessibilité de CHERI aux concepteurs de matériel, aux développeurs de logiciels et aux intégrateurs de systèmes.