
- Atelier intégré pour développement de code optimisé sur cœurs RISC-V L’environnement de développement IAR Embedded Workbench for RISC-V v3.11 d’IAR Systems intègre l'extension CoDense pour les processeurs RISC-V AndeStar V5 d’Andes afin d’aider les développeurs embarqués à réduire la taille de leur code et à augmenter les performances de leurs applications mises en œuvre sur des architectures RISC-V. CoDense est une extension brevetée du jeu d'instructions (Instruction Set Architecture) du processeur pour la compression du code en plus des instructions standard extensibles RISC-V, et ce afin d’aider à générer un code compact pour économiser de la mémoire flash sur le processeur cible. - Prise en charge également des extensions AndeStar V5 DSP/SIMD et Performance pour fournir une application performante (extensions existantes déjà dans la version précédente de l’environnement) - Prise en charge du bloc d’IP du cœur de processeur AndesCore RISC-V d’Andes - Compilateur IAR C/C++ et débogueur complet pour le RISC-V disponible dans une version de sécurité fonctionnelle conforme à la norme ISO 26262 - Méthodologie de conception pour les applications de sécurité, y compris le processus de certification - Prise en charge de l’extension dite P 0.9.11, extension standard pour les instructions Packed-SIMD et SMP (multitraitement symétrique) amélioré et débogage multicœur AMP (Asymmetric Multi-Processing)

- Atelier intégré pour développement de code optimisé sur cœurs RISC-V

L’environnement de développement IAR Embedded Workbench for RISC-V v3.11 d’IAR Systems intègre l'extension CoDense pour les processeurs RISC-V AndeStar V5 d’Andes afin d’aider les développeurs embarqués à réduire la taille de leur code et à augmenter les performances de leurs applications mises en œuvre sur des architectures RISC-V. CoDense est une extension brevetée du jeu d'instructions (Instruction Set Architecture) du processeur pour la compression du code en plus des instructions standard extensibles RISC-V, et ce afin d’aider à générer un code compact pour économiser de la mémoire flash sur le processeur cible.

- Prise en charge également des extensions AndeStar V5 DSP/SIMD et Performance pour fournir une application performante (extensions existantes déjà dans la version précédente de l’environnement)

- Prise en charge du bloc d’IP du cœur de processeur AndesCore RISC-V d’Andes

- Compilateur IAR C/C++ et débogueur complet pour le RISC-V disponible dans une version de sécurité fonctionnelle conforme à la norme ISO 26262

- Méthodologie de conception pour les applications de sécurité, y compris le processus de certification

- Prise en charge de l’extension dite P 0.9.11, extension standard pour les instructions Packed-SIMD et SMP (multitraitement symétrique) amélioré et débogage multicœur AMP (Asymmetric Multi-Processing)