Connu pour son expertise dans le domaine de la sûreté et de la sécurité des systèmes critiques embarqués, Thales vient de rejoindre la Fondation RISC-V qui promeut l’architecture de processeurs open source du même nom. ...L’ambition du groupe français est de travailler avec tous les acteurs industriels et académiques impliqués au sein de la communauté RISC-V au développement des meilleures pratiques de sécurité et de sûreté de fonctionnement applicables aux architectures matérielles libres et ouvertes bâties sur des processeurs RISC-V.

Pour Thales, l’enjeu est d’importance, la société étant convaincue que l’open source dans le domaine matériel touche la plupart des systèmes embarqués dans des secteurs aussi divers que l’aéronautique, la spatial, l’automobile, la ferroviaire, la sécurité et la Défense.

Créée en 2015, la Fondation RISC-V, rappelons-le, a été mise sur pieds par de grandes sociétés multinationales de l’informatique et du cloud comme Google, Hewlett Packard Enterprise (HPE), IBM, Microsoft, Oracle ou Western Digital. Des poids lourds auxquels se sont joints des fabricants de semi-conducteurs rencontrés traditionnellement sur les marchés de l’embarqué comme le français Cortus, spécialiste des cœurs de processeurs 32 bits pour circuits intégrés SoC éco-efficaces, et les américains Microsemi, Nvidia et Rambus.

Issue d’un projet lancé en 2010 par des chercheurs du département EECS (Electrical Engineering & Computer Sciences) de l’université de Berkeley aux Etats-Unis, l’initiative open source RISC-V a de fait rapidement intéressé l’industrie en général qui ne voit pas forcément d’un bon œil la domination outrageuse d’une ou de deux architectures de processeurs propriétaires (on pensera notamment à Arm…). Accessible sous licence BSD et sans paiement de redevances, l’architecture ISA RISC-V définit un jeu d’instructions sur les entiers 32, 64 voire 128 bits, reposant sur les principes des architectures matérielles de processeurs Risc (Reduced Instruction Set Computer). Selon ses promoteurs, les caractéristiques relativement génériques du jeu d’instructions RISC-V, doublées de ses capacités d’extension (avec des instructions d’unité de calcul en virgule flottante par exemple), le rendent adapté aussi bien aux serveurs dans le cloud qu’aux terminaux mobiles ou aux systèmes embarqués les plus contraints. Avec la possibilité de l’implémenter dans des FPGA, des macros synthétisables, des puces-systèmes SoC ou des designs intégralement personnalisés.

Selon Thales, l’architecture RISC-V s’est distinguée ces derniers temps au niveau de l’amélioration de la sécurité des microprocesseurs contre les cybermenaces (lire aussi notre article ici). L’expertise du groupe français dans ce domaine pourrait apporter une brique supplémentaire avec la sûreté de fonctionnement et, dans ce cadre, Thales compte collaborer avec les communautés open source pour concevoir des microprocesseurs compatibles avec les exigences des futurs systèmes critiques, en particulier dans les domaines de l’Internet des objets, des équipements embarqués et des implémentations diverses et variées des techniques d’apprentissage automatique.

A noter qu’il y a quelques mois, la société polonaise Antmicro, spécialiste à fort savoir-faire logiciel des systèmes cyberphysiques industriels et membre fondateur de la Fondation RISC-V, a dévoilé un partenariat avec Thales destiné à promouvoir l’usage du RISC-V dans le domaine aérospatial. Les deux entreprises ont notamment collaboré sur le démonstrateur RISC-V TMR (Triple-Modular-Redundancy) dont l’objectif est de prouver comment la spécification de processeur open source peut être utilisée pour développer un système extensible et tolérant aux pannes, apte à contrer les effets singuliers SEU (Single Event Upsets) des radiations ionisantes avec un impact minimum sur le logiciel (lire notre article ici).