
Microsemi et MathWorks collaborent sur un flot intégré pour le test de conception sur FPGA Destiné aux utilisateurs travaillant sur les cartes de développement de l’américain Microsemi bâties sur ses FPGA PolarFire et SmartFusion2, le flot intégré que la société a mis au point avec MathWorks vise à générer automatiquement des bancs de test pour la vérification du code VHDL mis en œuvre pour la programmation de ces circuits.... Ce flot de vérification qui boucle avec la carte (les deux sociétés parlent de FIL ou FPGA-In-the-Loop) met en œuvre les outils HDL Coder et HDL Verifier de MathWorks, qui assurent la vérification du langage de description du matériel écrit en VHDL et/ou Verilog, pour in fine réaliser du prototypage rapide avec une vérification associée de la conception. Donc un prototype déjà solidement validé, avant de passer aux phases de mise en production. Cette collaboration avec MathWorks permet dans le même temps aux développeurs d'intégrer l’environnement de programmation Matlab, destiné au développement d'algorithmes de calcul, d'analyse de données, de visualisation, de calcul numérique..., et le logiciel Simulink, environnement graphique pour la simulation et la modélisation, avec l’environnement de programmation des architectures SmartFusion2 et PolarFire. Dans ce cadre, le flot intégré FIL permet aux développeurs d'analyser les résultats de leur conception directement dans Matlab et Simulink. "Avec la complexité croissante des algorithmes, il est devenu impératif pour les concepteurs de concevoir et de valider rapidement leurs algorithmes sur du matériel réel, explique Shakeel Peera, vice-président marketing FPGA chez Microsemi. Ce flot intégré avec l’outil HDL Verifier de MathWorks permet notamment aux développeurs d'algorithmes d’implanter leurs travaux menés sous Matlab ou Simulink immédiatement sur les cartes de développement FPGA de Microsemi." La collaboration de Microsemi et de MathWorks permet donc de bénéficier d’un flot unifié pour vérifier les conceptions de manière complète, via la mise en œuvre de l’environnement Libero SoC Design Suite de Microsemi, ensemble d'outils de développement pour la conception de FPGA et de SoC de l'Américain. Ce qui permet de détecter des bogues dès le début d’un cycle de conception. Concrètement l’offre consiste en un package de prise en charge HDL Verifier pour les FPGA de Microsemi, un package de prise en charge matérielle pour les cartes de développement avec les circuits PolarFire et SmartFusion2, et le flot intégré qui va des algorithmes de calcul jusqu’à leur implantation physique dans les matrices de FPGA.

Microsemi et MathWorks collaborent sur un flot intégré pour le test de conception sur FPGA

Destiné aux utilisateurs travaillant sur les cartes de développement de l’américain Microsemi bâties sur ses FPGA PolarFire et SmartFusion2, le flot intégré que la société a mis au point avec MathWorks vise à générer automatiquement des bancs de test pour la vérification du code VHDL mis en œuvre pour la programmation de ces circuits.... Ce flot de vérification qui boucle avec la carte (les deux sociétés parlent de FIL ou FPGA-In-the-Loop) met en œuvre les outils HDL Coder et HDL Verifier de MathWorks, qui assurent la vérification du langage de description du matériel écrit en VHDL et/ou Verilog, pour in fine réaliser du prototypage rapide avec une vérification associée de la conception. Donc un prototype déjà solidement validé, avant de passer aux phases de mise en production.

Cette collaboration avec MathWorks permet dans le même temps aux développeurs d'intégrer l’environnement de programmation Matlab, destiné au développement d'algorithmes de calcul, d'analyse de données, de visualisation, de calcul numérique..., et le logiciel Simulink, environnement graphique pour la simulation et la modélisation, avec l’environnement de programmation des architectures SmartFusion2 et PolarFire. Dans ce cadre, le flot intégré FIL permet aux développeurs d'analyser les résultats de leur conception directement dans Matlab et Simulink.

"Avec la complexité croissante des algorithmes, il est devenu impératif pour les concepteurs de concevoir et de valider rapidement leurs algorithmes sur du matériel réel, explique Shakeel Peera, vice-président marketing FPGA chez Microsemi. Ce flot intégré avec l’outil HDL Verifier de MathWorks permet notamment aux développeurs d'algorithmes d’implanter leurs travaux menés sous Matlab ou Simulink immédiatement sur les cartes de développement FPGA de Microsemi."

La collaboration de Microsemi et de MathWorks permet donc de bénéficier d’un flot unifié pour vérifier les conceptions de manière complète, via la mise en œuvre de l’environnement Libero SoC Design Suite de Microsemi, ensemble d'outils de développement pour la conception de FPGA et de SoC de l'Américain. Ce qui permet de détecter des bogues dès le début d’un cycle de conception.

Concrètement l’offre consiste en un package de prise en charge HDL Verifier pour les FPGA de Microsemi, un package de prise en charge matérielle pour les cartes de développement avec les circuits PolarFire et SmartFusion2, et le flot intégré qui va des algorithmes de calcul jusqu’à leur implantation physique dans les matrices de FPGA.