
Cadence dope les performances de son cœur de DSP pour vision et intelligence artificielles Cadence continue d’étoffer son portefeuille de cœurs de DSP optimisés pour les applications de vision et/ou d’intelligence artificielles (IA) et conçus pour les fabricants de puces-systèmes SoC complexes. ...Baptisé Tensilica Vision Q6 et bâti sur une architecture plus véloce, le dernier-né des blocs d’IP de la société américaine affiche des performances 1,5 fois supérieures à son prédécesseur, le Tensilica Vision P6 lancé en 2016, tout en offrant une éco-efficacité 25 % plus élevée au niveau de performances maximales de ce dernier. Selon Cadence, le cœur de DSP Vision Q6 est destiné aux applications embarquées de vision et d'intelligence artificielles sur les marchés des smartphones, de la vidéosurveillance, de l'automobile, de la réalité augmentée et/ou virtuelle, des drones et de la robotique. Associant un pipeline de traitement à 13 étages et une architecture système conçue pour fonctionner avec des mémoires locales de grande capacité, le DSP Vision Q6 peut être cadencé à une fréquence crête de 1,5 GHz et une fréquence typique de 1 GHz une fois gravé en technologie 16 nm et ce pour une empreinte silicium équivalente à celle du Vision P6, affirme l’Américain. (Le Vision P6 a notamment été intégré dans le SoC Kirin 970 du chinois HiSilicon qui embarque aussi quatre Cortex-A73, quatre Cortex-A53 et un GPU Mali-G72 MP12.) Le Vision Q6 dispose en outre d'un jeu d’instructions DSP enrichi qui permet de réduire jusqu'à 20 % le nombre de cycles pour l’exécution de noyaux ou applications de vision artificielle tels qu'Optical Flow, Transpose et warpAffine, ou les filtres les plus couramment utilisés comme Median et Sobel. Par ailleurs, ajoute Cadence, le dernier-né des cœurs de DSP Vision peut prendre en charge les applications d'intelligence artificielle développées au sein des frameworks Caffe, TensorFlow et TensorFlowLite au travers du compilateur de réseaux de neurones Tensilica Xtensa ((XNNC) qui transforme les réseaux de neurones en un code exécutable optimisé pour le DSP. Le Vision Q6 prend également en charge l'API Android Neural Network (ANN) pour l’accélération des applications d'IA s’exécutant dans les terminaux Android. L'environnement logiciel associé est aussi compatible avec les bibliothèques standard OpenCV et OpenVX, avec à la clé la possibilité de faire migrer des applications de vision existantes. Selon Cadence, les cœurs de DSP Vision P6 et Vision Q6 sont tous deux conçus pour les applications de vision embarquée d'usage général et d'intelligence artificielle intégrée qui nécessitent des performances comprises entre 200 et 400 GMAC/s. Avec ses 384 GMAC/s au compteur, le Vision Q6 peut être associé au DSP Vision C5 pour les applications d’intelligence artificielle exigeant des performances supérieures à cette valeur. Le cœur de DSP Vision C5 est capable à lui seul, grâce à sa puissance de calcul de 1 TMAC/s pour une surface de silicium inférieure à 1 mm2, d’exécuter toutes les couches de calcul d’un réseau de neurones (lire notre article ici).

Cadence dope les performances de son cœur de DSP pour vision et intelligence artificielles

Cadence continue d’étoffer son portefeuille de cœurs de DSP optimisés pour les applications de vision et/ou d’intelligence artificielles (IA) et conçus pour les fabricants de puces-systèmes SoC complexes. ...Baptisé Tensilica Vision Q6 et bâti sur une architecture plus véloce, le dernier-né des blocs d’IP de la société américaine affiche des performances 1,5 fois supérieures à son prédécesseur, le Tensilica Vision P6 lancé en 2016, tout en offrant une éco-efficacité 25 % plus élevée au niveau de performances maximales de ce dernier.

Selon Cadence, le cœur de DSP Vision Q6 est destiné aux applications embarquées de vision et d'intelligence artificielles sur les marchés des smartphones, de la vidéosurveillance, de l'automobile, de la réalité augmentée et/ou virtuelle, des drones et de la robotique. Associant un pipeline de traitement à 13 étages et une architecture système conçue pour fonctionner avec des mémoires locales de grande capacité, le DSP Vision Q6 peut être cadencé à une fréquence crête de 1,5 GHz et une fréquence typique de 1 GHz une fois gravé en technologie 16 nm et ce pour une empreinte silicium équivalente à celle du Vision P6, affirme l’Américain. (Le Vision P6 a notamment été intégré dans le SoC Kirin 970 du chinois HiSilicon qui embarque aussi quatre Cortex-A73, quatre Cortex-A53 et un GPU Mali-G72 MP12.)

Le Vision Q6 dispose en outre d'un jeu d’instructions DSP enrichi qui permet de réduire jusqu'à 20 % le nombre de cycles pour l’exécution de noyaux ou applications de vision artificielle tels qu'Optical Flow, Transpose et warpAffine, ou les filtres les plus couramment utilisés comme Median et Sobel. Par ailleurs, ajoute Cadence, le dernier-né des cœurs de DSP Vision peut prendre en charge les applications d'intelligence artificielle développées au sein des frameworks Caffe, TensorFlow et TensorFlowLite au travers du compilateur de réseaux de neurones Tensilica Xtensa ((XNNC) qui transforme les réseaux de neurones en un code exécutable optimisé pour le DSP.

Le Vision Q6 prend également en charge l'API Android Neural Network (ANN) pour l’accélération des applications d'IA s’exécutant dans les terminaux Android. L'environnement logiciel associé est aussi compatible avec les bibliothèques standard OpenCV et OpenVX, avec à la clé la possibilité de faire migrer des applications de vision existantes.

Selon Cadence, les cœurs de DSP Vision P6 et Vision Q6 sont tous deux conçus pour les applications de vision embarquée d'usage général et d'intelligence artificielle intégrée qui nécessitent des performances comprises entre 200 et 400 GMAC/s. Avec ses 384 GMAC/s au compteur, le Vision Q6 peut être associé au DSP Vision C5 pour les applications d’intelligence artificielle exigeant des performances supérieures à cette valeur. Le cœur de DSP Vision C5 est capable à lui seul, grâce à sa puissance de calcul de 1 TMAC/s pour une surface de silicium inférieure à 1 mm2, d’exécuter toutes les couches de calcul d’un réseau de neurones (lire notre article ici).