Codasip renforce son environnement de développement pour processeurs RISC-VLa société tchèque Codasip, spécialiste des cœurs de processeurs embarqués RISC-V disponibles sans royalties et destinés aux concepteurs de circuits intégrés de type SoC, a renforcé les capacités de son IDE (environnement de développement logiciel) conçu spécifiquement pour la programmation de ces architectures ouvertes. ...L’outil baptisé Studio 7 est destiné aux équipes de développeurs pour le prototypage de processeurs pour un domaine d'application particulier, l’exploration rapide des choix de conception ou le développement d'extensions spécifiques, et ce en utilisant la description de l'architecture ouverte RISC-V de Codasip et le jeu d’instructions personnalisable du RISC-V avec le langage propriétaire CodAL de la société. Au menu de la version 7 de cet IDE, Codasip met en avant la génération semi-automatique de SDK (Software Design Kit) liés à des extensions propriétaires du cœur RISC-V avec des fichiers en Verilog, VHDL ou SytemVerilog pour le code RTL de l’architecture matérielle. En parallèle, Studio 7 procure une chaîne complète de compilation avec des outils de débogage et d'analyse de performances, ainsi qu’un simulateur précis au niveau cycle. Au-delà, Studio 7 prend nativement en charge les interfaces Amba d’ARM, ce qui facilite le remplacement des cœurs existants dans un circuit de type SoC, et dispose d’une interface JTAG à deux fils conforme à la spécification IEEE1149-7. L'environnement propose aussi une fonction spécifique pour l’optimisation du circuit en termes de consommation (clock gating) et s'avère compatible avec la norme LLVM 5.0 (Low Level Virtual Machine) qui définit une infrastructure de compilation en open source pour la programmation de bas niveau. « Studio 7 est une avancée pour la technologie de création de processeurs de Codasip, déclare Karel Masařík, PDG et cofondateur de la société. L'environnement permet de simplifier l'implémentation du nombre toujours croissant d'options dans le jeu d'instructions défini par les spécifications RISC-V. »
|