
Microsemi et SiFive couplent cœurs RISC-V et FPGA sur une carte de développement Linux A l’occasion du 7e workshop RISC-V qui s’est tenu fin novembre en Californie, le fournisseur de circuits programmables Microsemi et la jeune société SiFive, spécialiste des processeurs à cœurs RISC-V personnalisés, ont dévoilé un partenariat stratégique afin de mieux répondre à l’intérêt croissant envers l’architecture open source RISC-V. ... Accessible sous licence open source BSD et sans paiement de redevances à la différence des approches "commerciales" de sociétés comme ARM ou Imagination (propriétaire de Mips), RISC-V, rappelons-le, définit un jeu d’instructions reposant sur les principes des architectures matérielles de processeurs Risc (Reduced Instruction Set Computer). Ses caractéristiques, doublées de ses capacités d’extension (avec des instructions d’unité de calcul en virgule flottante par exemple), le rendraient adapté aussi bien aux serveurs dans le cloud qu’aux terminaux mobiles ou aux systèmes embarqués les plus contraints. (Pour plus de détails, lire notre article Une alternative open source commence à briller au firmament des architectures de processeurs.) Le partenariat signé entre Microsemi et SiFive s’appuie sur une première collaboration ayant permis de porter les cœurs logiciels RISC-V de SiFive sur les FPGA PolarFire, Igloo2 et RTG4 ainsi que sur les puces-systèmes FPGA SmartFusion2 du fabricant de semi-conducteurs, désormais disponibles dans le cadre de l’écosystème Mi-V de Microsemi. Il stipule en particulier un alignement des feuilles de route des deux entreprises sur les caractéristiques de futurs processeurs afin d’élargir la portée de l’architecture RISC-V à de multiples applications et marchés et de favoriser son adoption dans des domaines comme l’apprentissage automatique, le stockage, les réseaux, les passerelles et les équipements IoT intelligents. Lors du 7e workshop RISC-V, les deux entreprises ont aussi annoncé, pour disponibilité dans le courant du premier trimestre 2018, la carte de développement HiFive Unleashed, bâtie sur la plate-forme RISC-V Freedom Unleashed de SiFive et les FPGA PolarFire de Microsemi. Conçue pour faciliter le développement de noyaux, de logiciels de bas niveau et de pilotes logiciels sur des conceptions RISC-V équipées de systèmes d’exploitation évolués comme Linux, Unix ou FreeBSD, la carte associe en pratique la puce-système SoC Freedom U500 de SiFive et un FPGA PolarFire. Cadencé à plus de 1,5 GHz et gravé en technologie 28 nm, le SoC U500 est la première puce-système à cœurs RISC-V apte à exécuter Linux, assure son concepteur. Le circuit embarque le bloc d’IP multicœur U54-MC annoncé par SiFive il y a quelques semaines, qui s’architecture autour de quatre cœurs de processeur RISC-V U54, de 2 Mo de mémoire cache de niveau 2 et d’un cœur U51 qui assure la gestion de l’ensemble et la cohérence de cache. Les cœurs U54 utilisent le jeu d’instructions (ISA) RV64GC qui devrait s’imposer comme standard dans les équipements RISC-V sous Linux. Le FPGA PolarFire, quant à lui, sera interfacé au SoC U500 via la technologie d’interconnexion ChipLink et prendra en charge de nombreuses interfaces d’entrées/sorties.

Microsemi et SiFive couplent cœurs RISC-V et FPGA sur une carte de développement Linux

A l’occasion du 7e workshop RISC-V qui s’est tenu fin novembre en Californie, le fournisseur de circuits programmables Microsemi et la jeune société SiFive, spécialiste des processeurs à cœurs RISC-V personnalisés, ont dévoilé un partenariat stratégique afin de mieux répondre à l’intérêt croissant envers l’architecture open source RISC-V. ...

Accessible sous licence open source BSD et sans paiement de redevances à la différence des approches "commerciales" de sociétés comme ARM ou Imagination (propriétaire de Mips), RISC-V, rappelons-le, définit un jeu d’instructions reposant sur les principes des architectures matérielles de processeurs Risc (Reduced Instruction Set Computer). Ses caractéristiques, doublées de ses capacités d’extension (avec des instructions d’unité de calcul en virgule flottante par exemple), le rendraient adapté aussi bien aux serveurs dans le cloud qu’aux terminaux mobiles ou aux systèmes embarqués les plus contraints. (Pour plus de détails, lire notre article Une alternative open source commence à briller au firmament des architectures de processeurs.)

Le partenariat signé entre Microsemi et SiFive s’appuie sur une première collaboration ayant permis de porter les cœurs logiciels RISC-V de SiFive sur les FPGA PolarFire, Igloo2 et RTG4 ainsi que sur les puces-systèmes FPGA SmartFusion2 du fabricant de semi-conducteurs, désormais disponibles dans le cadre de l’écosystème Mi-V de Microsemi. Il stipule en particulier un alignement des feuilles de route des deux entreprises sur les caractéristiques de futurs processeurs afin d’élargir la portée de l’architecture RISC-V à de multiples applications et marchés et de favoriser son adoption dans des domaines comme l’apprentissage automatique, le stockage, les réseaux, les passerelles et les équipements IoT intelligents.

Lors du 7e workshop RISC-V, les deux entreprises ont aussi annoncé, pour disponibilité dans le courant du premier trimestre 2018, la carte de développement HiFive Unleashed, bâtie sur la plate-forme RISC-V Freedom Unleashed de SiFive et les FPGA PolarFire de Microsemi. Conçue pour faciliter le développement de noyaux, de logiciels de bas niveau et de pilotes logiciels sur des conceptions RISC-V équipées de systèmes d’exploitation évolués comme Linux, Unix ou FreeBSD, la carte associe en pratique la puce-système SoC Freedom U500 de SiFive et un FPGA PolarFire.

Cadencé à plus de 1,5 GHz et gravé en technologie 28 nm, le SoC U500 est la première puce-système à cœurs RISC-V apte à exécuter Linux, assure son concepteur. Le circuit embarque le bloc d’IP multicœur U54-MC annoncé par SiFive il y a quelques semaines, qui s’architecture autour de quatre cœurs de processeur RISC-V U54, de 2 Mo de mémoire cache de niveau 2 et d’un cœur U51 qui assure la gestion de l’ensemble et la cohérence de cache. Les cœurs U54 utilisent le jeu d’instructions (ISA) RV64GC qui devrait s’imposer comme standard dans les équipements RISC-V sous Linux. Le FPGA PolarFire, quant à lui, sera interfacé au SoC U500 via la technologie d’interconnexion ChipLink et prendra en charge de nombreuses interfaces d’entrées/sorties.