Fondée par les créateurs de l’architecture open source RISC-V à l’université de Californie à Berkeley, la société SiFive annonce la disponibilité du bloc d’IP Coreplex U54-MC, présenté comme le premier processeur d’application 64 bits quadricœur à architecture RISC-V capable de prendre en charge des systèmes d’exploitation riches comme Linux. ...Soutenue par un écosystème désormais fort de plus 70 entreprises, l’architecture RISC-V a le vent en poupe dans le domaine de l’embarqué (lire notre article ici) et fait donc pour la première fois une percée dans l’arène des processeurs d’application avec le Coreplex U54-MC qui lui ouvre la voie à de nouveaux cas d’usage, assure SiFive.

Dans le détail, le bloc d’IP embarque quatre cœurs de processeur U54 et un cœur U51, qui assure la gestion de l’ensemble et la cohérence de cache. Les cœurs U54 utilisent le jeu d’instructions (ISA) RV64GC qui devrait s’imposer comme standard dans les équipements RISC-V sous Linux.

Selon SiFive, le processeur Coreplex U54-MC cible plus particulièrement les applications d’intelligence artificielle et d’apprentissage automatique, les équipements réseau, ainsi que les passerelles et systèmes intelligents de l’Internet des objets.

Une fois implémentés selon le procédé Freedom Unleashed de SiFive conçu pour la réalisation de puces-systèmes SoC RISC-V personnalisables, les cœurs U54 et U51 sont cadencés à une fréquence de 1,5 GHz en gravure 28 nm. Chacun des U54 dispose d’un cache d’instructions de 32 Ko et d’un cache de données de 32 Ko et tous les cœurs partagent un cache cohérent de niveau 2 de 2 Mo.

La disponibilité d’une carte de développement architecturée sur le processeur Coreplex U54-MC est prévue pour le premier trimestre 2018.