Ceva et NextG-Com font la paire pour abaisser les coûts des modems radio LTE-M et NB-IoT

Le britannique NextG-Com, qui se qualifie d’expert en logiciels et services pour communications LTE, M2M et satellite, s’est rapproché de la société Ceva, spécialiste des cœurs et des blocs d’IP de traitement du signal, ...afin de proposer deux solutions LTE bande étroite préintégrées dont la vocation est de simplifier le développement de modems LTE-M (Cat-M1) et NB-IoT (Cat-NB1) pour applications IoT bas coût.

Ces solutions associent, dans une approche présentée comme compacte et éco-efficace, le tout récent cœur de processeur Ceva-X1 aux piles de protocoles ALPSLite-M Cat-M1 ou ALPSLite-NB Cat-NB1 de NextG-Com.

Pour rappel, les technologies LTE Cat-M1 et Cat-NB1 ont été introduites officiellement dans la Release 13 des spécifications 3GPP et sont censées répondre aux besoins de communication bas débit, basse consommation et longue portée des objets connectés. Doté d’une faible empreinte silicium tout en restant polyvalent, le cœur de processeur Ceva-X1, quant à lui, vise à simplifier la conception d’objets industriels et grand public connectés à bas débit à des réseaux radio cellulaires. Bâtie sur une architecture DSP+CPU à cœur unique, l’IP aurait été plus particulièrement développée pour répondre aux contraintes sévères d’encombrement, de consommation et de coût rencontrées dans les déploiements d’objets compatibles (justement) avec les standards LTE Cat-M1 et Cat-NB1 ainsi qu’avec les futurs cas d’usage IoT 5G. C’est notamment le cas dans les domaines de la maison connectée, de la distribution « intelligente » d’électricité, de gaz et d’eau, du suivi d’actifs, des dispositifs électroniques portés sur soi, de la santé, de la sécurité et du contrôle/commande pour l’environnement, l’industrie ou l’agriculture.

Basé sur l’architecture New Ceva-X, le Ceva-X1 met à profit un jeu d’instructions qui, outre le traitement DSP, facilite la prise en charge efficace de charges de travail logicielles de type CPU comme l’exécution de piles protocolaires ou le contrôle système. L’IP de Ceva afficherait ainsi un score de 3,3 CoreMark/MHz au banc d’essai CoreMark du consortium EEMBC, à comparer aux 3,4 CoreMark/MHz atteints par le Cortex-M4, un cœur de microcontrôleur ARM typiquement utilisé pour la prise en charge de piles IoT. Du coup, le recours à un cœur de CPU distinct au sein d’une conception système basée sur le Ceva-X1 serait éliminé, gage de réduction des coûts, de baisse de la consommation et de facilité de programmation.