Avec la version 2015.1 de sa suite de conception Vivado Design Suite, Xilinx propose pour la première fois une édition « légère » et gratuite pour la programmation et le débogage de ses FPGA et circuits programmables ...SoC des séries 7 et UltraScale. Comme son nom l’indique, la Lab Edition, qui inclut les outils Vivado Device Programmer, Vivado Logic et Serial I/O Analyzer ainsi que des outils de débogage mémoire, s’adresse aux laboratoires qui n’ont pas besoin de l’intégralité des fonctionnalités de la suite de Xilinx. L’empreinte de Vivado Lab Edition est de 75% inférieure à celle de l’environnement complet et permet donc une prise en main plus rapide tout en limitant les ressources mémoire.

Au-delà, la version Vivado Design Suite 2015.1 se caractérise par des évolutions dans les flots de simulation qui divisent par plus de deux les temps de compilation des blocs d’IP LogiCore. Du coup, les performances globales de simulation sont 20% plus rapides que dans les moutures précédentes de l’environnement. La version 2015.1 affiche également une intégration complète avec les flots de simulation de partenaires de Xilinx comme Aldec, Cadence Design Systems, Mentor Graphics et Synopsys. Parmi les autres évolutions, on citera aussi une amélioration de l’analyse de timing et du débogage au niveau vérification grâce à l’intégration d’une fonction interactive d’analyse des interactions des domaines d’horloge CDC (Clock Domain Crossing).