La jeune société française Vsora, concepteur de processeurs centrés sur le traitement d’algorithmes d’intelligence artificielle (IA), annonce le tape-out de son circuit Jotunn8, une puce conçue pour autoriser le déploiement à grande échelle de l'inférence en IA au sein des data centers.

Cette étape marque, selon la société, une avancée décisive dans la validation de l'architecture de sa puce et le début de sa production industrielle à grande échelle. Celle-ci se déroule chez le fondeur TSMC sur un processus en 5 nm avec sa technologie de pointe de CoWoS et sa plateforme de conditionnement multi-puces. Pour rappel, l’architecture du circuit s’appuie sur un assemblage de chiplets (*) ce qui réduit la surface de silicium pour une solution à moindre coût.

Cette réussite a été rendue possible grâce à une étroite collaboration avec la société taïwanaise GUC (Global Unichip) partenaire de Vsora pour la mise en œuvre du silicium. En combinant l'architecture d'inférence IA de Vsora avec la propriété intellectuelle de GUC et son expertise en matière de nœuds avancés, de packaging et de fabrication, Vsora a pu livrée le tape out de son circuit Jotunn8 dans les délais prévus.

Une étape qui confirme, selon Vsora, sa capacité à passer du concept à la fabrication et positionne la société comme un des trois premiers fournisseurs mondiaux de puces d'inférence IA, et comme le seul acteur européen à ce niveau moins de six mois après avoir levé 40 millions d'euros.

D’ores et déjà, Vsora se prépare au déploiement de sa solution à travers l’intégration de ses circuits dans des serveurs installés dans les centres de données, avec des premiers produits disponibles au premier semestre 2026.

Selon Vsora, la plupart des processeurs classiques, y compris ceux des principaux acteurs du marché, se heurtent au problème du “mur de la mémoire” (“memory wall)”, un goulot d’étranglement où les unités de calcul restent inactives dans l'attente des données stockées dans les mémoires. Ce délai entraîne ainsi une perte d’efficacité et une consommation énergétique inutilement élevée.

L'architecture disruptive de Vsora a été conçue dès le départ, selon la société, pour résoudre cette difficulté inhérente à tout traitement informatique en repensant la manière dont les unités de calcul interagissent avec la mémoire. De fait, le circuit Jotunn8 élimine les compromis traditionnels entre vitesse, rendement et évolutivité.

« Le problème du “mur de la mémoire” a limité jusqu’ici l'efficacité du hardware destiné à l’IA, explique Khaled Maalej, fondateur et PDG de VSORA. Avec le circuit Jotunn8, nous avons franchi cette barrière grâce à notre solution, dans laquelle le coût par requête est considérablement réduit, ce qui rend les modèles d'inférence IA financièrement viables à grande échelle. Alors que les annonces d’investissements et de partenariats se multiplient dans le secteur de l’IA, le véritable enjeu ne réside plus dans l’entraînement des modèles, mais dans leur déploiement efficace à grande échelle, depuis les data centers jusqu’aux applications d’IA embarquée »

Concrètement, Vsora affiche pour sa puce Jotunn8 une puissance de calcul de 3 200 Tflops avec une mémoire HBM3e (High Banswith Memory) de 288 Go. Avec une éfficacité énergétique élevée, i.e une consommation de 50 % inférieure aux puces actuelles leaders du marché, selon la société.

Rappelons que Vsora, créée en 2015 par des ingénieurs spécialistes du traitement du signal numérique de DiBcom (acquis en 2011 par le groupe Parrot) et basée à Meudon La Forêt, a développé une architecture de processeur qui selon la société améliore significativement les performances d'un large éventail d'applications, de l'IA générative jusqu'à la conduite autonome en passant par l’intelligence artificielle en périphérie de réseau (edge) et l’inférence qui consiste à déployer des modèles d'IA entraînés pour générer des informations et des prédictions en temps réel.

(*) La technologie des chiplets consiste à déconstruire un circuit intégré monolithique en blocs fonctionnels distincts, à transformer ces blocs en unité de base - les chiplets - puis à les réassembler au niveau du packaging. L'objectif final est de concevoir un circuit fondé sur un assemblage de chiplets et ainsi d'améliorer les performances tout en réduisant les dépenses globales de production.