Organisme en charge du développment de standards pour liaisons entre composants au sein des terminaux mobiles, nomades et embarqués, l'Alliance MIPI a publié cet été les spécifications I3C Basic v1.2, une interface évolutive du bus de contrôle et d'utilitaire I3C permettant de connecter des périphériques à un microcontrôleur ou à un processeur d'application, simplifiant ainsi les processus d’intégration. Avec la possibilité pour les développeurs de mettre en oeuvre les fonctionnalité obligatoires et facultatives décrites dans la norme, en fonction des besoins.

Cette spécification a été conçue pour faciliter l'implantation de l'I3C sur les interfaces série existantes I2C, SPI et UART grâce à une série d’attributs clés. 

MIPI I3C Basic est en fait un sous-ensemble en source libre "simplifié" de la spécification générale MIPI I3C (Improved Inter-Integrated Circuit) introduite dans sa première version en 2016, mise à jour dans sa version 1.1 en 2019.

La spécificatin I3C Basic v1.1.1 permet l'utilisation extensible de voies de bus supplémentaires pour augmenter la vitesse de l'interface à près de 100 Megabit/s. Cette version inclut notamment deux modes le HDR-DDR (High Data Rate Double Data Rate) et le HDR -BT (Bulk Transport) pensés pour transférer davantage de données à la même fréquence de bus.

Une autre fonctionnalité introduite dans la sépecification, porte sur un process de réinitialisation de la cible, ce qui améliore la capacité du protocole à réinitialiser un périphérique spécifique assurant une meilleure récupération des données après une erreur.

La spécification MIPI I3C Basic a d’ores et déjà été adopté par les organismes tels que le PCI-SIG et le NVM Express comme bus de gestion système (SMBus), par le Jedec pour son bus à bande latérale et sa norme pour les mémoires DDR5, et par l'ETSI pour sa plateforme Smart Secure (SSP) et sa carte à circuit intégré universelle (UICC).

Au-delà, cette norme fait l’objet d'une coopération étroite entre l’Alliance MIPI et le DMTF (Distributed Management Task Force) qui développe et maintient des standards pour l’administration d’infrastructures informatiques couvrant notamment le cloud, les plates-formes virtualisées, les réseaux, les serveurs et le stockage.

Pour rappel, le protocole I3C que l’on peut implanter sur des interfaces d’entrées/sorties standards de circuits CMOS standards, utilise une interface à deux fils et prend en charge les interruptions intrabande, réduisant ainsi le nombre de broches et les chemins de signal. L’objectif ici étant de propose aux concepteurs la mis en oeuvre de systèmes moins complexes et plus flexibles.

L’I3C affiche un débit de données typique de 11,1 Megabit/s, avec des options pour des modes à haut débit pour des performances pouvant aller jusqu’à 100 Megabit/s.

Parmi les principaux cas d'utilisation figurent la connexion de périphériques aux processeurs des appareils mobiles et embarqués, le débogage et le suivi des systèmes, et utilisation comme bus de bande latérale de contrôle pour la mémoire DRAM DDR5 et les interfaces de contrôle SSD, ainsi que pour l'interface de contrôle de caméra MIPI (CCI).

Pour rappel également, afin de soutenir le travail des les développeurs, l’Alliance MIPI a ajouté des spécifications facilitant l'intégration de l’I3C avec une spécification dite de découverte et de configuration (DisCo), une interface pour les contrôleur hôte I3C (MIPI I3C HCI), une interface de réponse aux commandes de transfert (MIPI I3C TCRI) et une spécification pour le débogage.

« L'écosystème MIPI I3C a connu une croissance rapide ces dernières années, et nous prévoyons que cette adoption rapide se poursuivra, précise Hezi Saar, président de la MIPI Alliance. Les entreprises ont adopté l'interface I3C notamment pour ses améliorations en termes de performances et d'efficacité énergétique par rapport aux interfaces traditionnelles. De plus, l’I3C procure aux développeurs une flexibilité élevée, ce qui la rend adaptée à une gamme variée de produits, des smartphones et objets connectés jusqu’aux centres de données. »