
Altera décline sa technologie de FPGA Agilex, capable de traiter l’IA, pour la rendre accessible au plus grand nombre C’est à l’occasion de sa conférence annuelle des développeurs qui s’est tenue à San Jose (Californie) le 23 septembre dernier qu’Altera, concepteur de FPGA et filiale d’Intel, a dévoilé ses FPGA Agilex 3 qui rendent ses solutions logiques programmables accessibles à un plus grand nombre de développeurs par rapport à des solutions plus sophistiquées (Agilex 5, 7 et 9), et ce tout en intégrant la possibilité de gérer des algorithmes d’intelligence artificielle (IA). Ainsi, la famille des FPGA IA Agilex 3 comprend de 25 000 à 135 000 éléments logiques ainsi qu'un sous-système processeur fondé sur deux cœurs Arm Cortex-A55 avec en sus une structure programmable pour des blocs de traitement IA issus d’outils comme TensorFlow, PyTorch et la boîte à outils OpenVINO d’Intel et le flux de développement FPGA Quartus d’Altera. Cette structure est, selon Altera, adaptée aux applications de périphérie intelligente (edge) et à celles qui ont besoin de traitements déterministes comme dans les véhicules autonomes et l'IoT industriel. Pour les technologies d'automatisation d'usine intelligente comme la vision artificielle et la robotique, les FPGA Agilex 3 permettent en outre une intégration transparente de capteurs, de pilotes, d'actionneurs et d'algorithmes d'apprentissage automatique. Cette famille de circuits logiques programmables affiche des performances de calcul jusqu’à 2,8 Tops avec une fréquence de fonctionnement allant jusqu'à 345 MHz, en s’appuyant sur la technologie HyperFlex de la société mise en œuvre sur ses FPGA de plus haut de gamme. Des performances système supplémentaires sont obtenues grâce à des émetteurs-récepteurs haute vitesse intégrés fonctionnant jusqu'à 12,5 Gbit/s et à une prise en charge de la mémoire LPDDR4. Pour ce qui a trait à la sécurité, les FPGA Agilex 3 intègrent le SDM - Secure Device Manager - qui fournit des fonctionnalités telles que le démarrage sécurisé, le chiffrement AES (Advanced Encryption Standard) et la gestion de la configuration du FPGA, garantissant une conception du circuit programmable authentifiée avec prise en charge du chiffrement du bitstream et protection renforcée contre les accès non autorisés et les menaces d'intégrité des données. Les Agilex 3 se présentent sous la forme de boîtiers BGA à pas variable (VPBGA) qui utilisent les mêmes règles de conception que les boîtiers à pas de bille de 0,8 mm. La prise en charge logicielle des FPGA Agilex 3 débutera au premier trimestre 2025, les kits de développement et les volumes de production étant prévus pour la mi-2025.

Altera décline sa technologie de FPGA Agilex, capable de traiter l’IA, pour la rendre accessible au plus grand nombre

C’est à l’occasion de sa conférence annuelle des développeurs qui s’est tenue à San Jose (Californie) le 23 septembre dernier qu’Altera, concepteur de FPGA et filiale d’Intel, a dévoilé ses FPGA Agilex 3 qui rendent ses solutions logiques programmables accessibles à un plus grand nombre de développeurs par rapport à des solutions plus sophistiquées (Agilex 5, 7 et 9), et ce tout en intégrant la possibilité de gérer des algorithmes d’intelligence artificielle (IA).

Ainsi, la famille des FPGA IA Agilex 3 comprend de 25 000 à 135 000 éléments logiques ainsi qu'un sous-système processeur fondé sur deux cœurs Arm Cortex-A55 avec en sus une structure programmable pour des blocs de traitement IA issus d’outils comme TensorFlow, PyTorch et la boîte à outils OpenVINO d’Intel et le flux de développement FPGA Quartus d’Altera. Cette structure est, selon Altera, adaptée aux applications de périphérie intelligente (edge) et à celles qui ont besoin de traitements déterministes comme dans les véhicules autonomes et l'IoT industriel.

Pour les technologies d'automatisation d'usine intelligente comme la vision artificielle et la robotique, les FPGA Agilex 3 permettent en outre une intégration transparente de capteurs, de pilotes, d'actionneurs et d'algorithmes d'apprentissage automatique.

Cette famille de circuits logiques programmables affiche des performances de calcul jusqu’à 2,8 Tops avec une fréquence de fonctionnement allant jusqu'à 345 MHz, en s’appuyant sur la technologie HyperFlex de la société mise en œuvre sur ses FPGA de plus haut de gamme. Des performances système supplémentaires sont obtenues grâce à des émetteurs-récepteurs haute vitesse intégrés fonctionnant jusqu'à 12,5 Gbit/s et à une prise en charge de la mémoire LPDDR4.

Pour ce qui a trait à la sécurité, les FPGA Agilex 3 intègrent le SDM - Secure Device Manager - qui fournit des fonctionnalités telles que le démarrage sécurisé, le chiffrement AES (Advanced Encryption Standard) et la gestion de la configuration du FPGA, garantissant une conception du circuit programmable authentifiée avec prise en charge du chiffrement du bitstream et protection renforcée contre les accès non autorisés et les menaces d'intégrité des données.

Les Agilex 3 se présentent sous la forme de boîtiers BGA à pas variable (VPBGA) qui utilisent les mêmes règles de conception que les boîtiers à pas de bille de 0,8 mm. La prise en charge logicielle des FPGA Agilex 3 débutera au premier trimestre 2025, les kits de développement et les volumes de production étant prévus pour la mi-2025.