Soutenir les équipes de conception de SoC lors du développement de firmware et de la couche MCAL (Microcontroller Abstraction Layer) pour des puces-systèmes fondées sur des cœurs RISC-V destinés au monde automobile. Tel est l’objectif que se sont fixé les sociétés Tasking, Andes et MachineWare impliquées dans les développements autour de cette architecture ouverte.

Ainsi, les outils de vérification et de débogage au niveau système de Tasking prennent désormais en charge les IP de processeur RISC-V 32 ou 64 bits d’Andes certifiées ISO 26262 (*) ainsi que les modèles virtuels de MachineWare associés.

Cette collaboration permettra aux équipes de conception de puces-systèmes de qualité automobile intégrant des cœurs RISC-V de mieux maîtriser le développement précoce des couches logicielles basses, à savoir le micrologiciel et la couche MCAL. En d’autres termes les efforts conjoints des trois sociétés visent à fournir des cœurs certifiés Asil D avec un support complet pour le développement de solutions à sécurité fonctionnelle, notamment dans le domaine du développement de firmware et de MCAL. Ces ressources seront ensuite utilisées par les utilisateurs au sein de la chaîne d'approvisionnement de logiciels automobiles.

L'ensemble des outils logiciels de Tasking publiés dans le cadre de la collaboration permettra aux dévelppeurs d'avoir à disposition des fonctionnalités de vérification, de débogage, d'optimisation des performances, de synchronisation et d'analyse de couverture pour des architectures multicœurs. Outils qui pourront être utilisés notamment avec les cartes de développement RISC-V d’Andes et les solutions de prototypage virtuel de MachineWare. Des prototypes ultrarapides qui facilitent la simulation de systèmes matériels/logiciels complexes pour l'analyse, la vérification et le développement de logiciels ainsi que l'exploration de l'architecture. Avec SIM-V, MachineWare propose ainsi un simulateur RISC-V qui peut être intégré dans une simulation de système complet, ou dans une plateforme virtuelle pour simuler des SoC ou des calculateurs entiers.

De fait, la combinaison des produits des trois sociétés se veut une aide aux utilisateurs pour basculer de manière transparente entre SoC virtuels et physiques, en appliquant les mêmes outils et scripts d'automatisation sans aucune modification du processus de conception des utilisateurs. Ce qui autorise les développeurs de logiciels à démarrer leur processus de conception bien avant que le silicium ne soit disponible et d'identifier et de corriger les bogues potentiels et les problèmes de sécurité à un stade précoce.

« Ce partenariat offre une solution intégrée nécessaire pour favoriser l'adoption des SoC à architecture RISC-V dans le domaine automobile, explique Gerard Vink, responsable RISC-V chez Tasking. Les IP et les outils certifiés réduisent les efforts de toutes les parties de la chaîne d'approvisionnement pour se conformer aux exigences de sécurité fonctionnelle et de cybersécurité, leur permettant ainsi de se concentrer sur l'innovation et la différenciation des produits. »

(*) Andes Technology a présenté la première IP de processeur RISC-V conforme à la norme ISO 26262 (référencée N25F-SE) en 2022 avec la certification Asil B. Andes va également dévoiler au quatrième trimestre 2023 le D25F-SE certifié ASIL-B, équipé de l'extension du jeu d'instructions RISC-V P-extension (SIMD/DSP) pour une manipulation de plusieurs données en une seule instruction.