
Synopsys se positionne désormais comme fournisseur (aussi) de cœurs de processeur RISC-V La liste, déjà étoffée, de fournisseurs de coeurs de processeur RISC-V (Andes, Codasip, Cortus, OpenHW Group, Mips, SiFive, etc.) s'allonge encore un peu plus. Acteur majeur sur le marché des blocs d’IP pour FPGA, circuits Asic et puces-systèmes, Synopsys compte lancer commercialement courant 2024 ses premiers cœurs de processeur à architecture RISC-V. Référencés ARC-V, ceux-ci viendront étoffer le portefeuille de cœurs à architecture Risc ARC tombé dans l’escarcelle de la société américaine en 2010 (avec l’acquisition de la société Virage Logic). A terme le catalogue ARC-V se déclinera autour de variantes à hautes performances, de modèles de milieu de gamme et d’options à ultrabasse consommation, ainsi que de moutures à sûreté de fonctionnement afin de répondre à un large éventail d'applications, soutient Synopsys. L’ensemble sera pris en charge par la suite d'outils de développement bien connue Synopsys MetaWare. Par ailleurs, annonce l’éditeur américain, la suite d’outils de CAO Synopsys.ai, dopée à l’intelligence artificielle et optimisée pour les IP ARC-V, sera en mesure de fournir un environnement de développement et de vérification prêt à l'emploi pour améliorer la productivité et la qualité du processus de conception des puces-systèmes SoC architecturées sur les cœurs de processeur RISC-V de Synopsys. « L'industrie automobile fait pression pour l'adoption de standards ouverts comme l’architecture RISC-V, indique Thomas Boehm, vice-président en charge des microcontrôleurs automobiles chez Infineon. En développant un cœur de processeur RISC-V certifié en matière de sûreté de fonctionnement, Synopsys nous permet de bénéficier d’un plus large choix d'architectures pour construire des systèmes automobiles hautes performances avec les plus hauts niveaux de sécurité fonctionnelle. » Dans le détail, les cœurs ARC-V Functional Safety (FS) devraient intégrer des fonctionnalités destinées à détecter les erreurs système, à assurer des niveaux de sûreté de fonctionnement Asil B et Asil D et à accélérer les qualifications automobiles ISO 26262 (sécurité fonctionnelle) et ISO 21434 (cybersécurité). Ils seront proposés avec le MetaWare Development Toolkit for Safety qui vise à accélérer le développement de code conforme à la norme ISO 26262. Si Synopsys ne donne pour l’heure pas de détails sur le date de disponibilité des variantes FS de ses blocs d’IP RISC-V, l’Américain compte lancer commercialement les cœurs 32 bits ARC-V RMX pour processeurs embarqués au deuxième trimestre 2024. Les cœurs 32 bits temps réel ARC-V RHX et les cœurs 64 bits ARC-V RPX pour processeurs hôtes suivront au cours du deuxième semestre 2024. L’annonce de Synopsys a été saluée par des sociétés comme, outre Infineon, SHD Group, Ashling, Elektrobit, Green Hills, HighTec, IAR, Lauterbach, PLS, Arteris, Synaptics, PX5 et Tasking. Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Synopsys se positionne désormais comme fournisseur (aussi) de cœurs de processeur RISC-V

La liste, déjà étoffée, de fournisseurs de coeurs de processeur RISC-V (Andes, Codasip, Cortus, OpenHW Group, Mips, SiFive, etc.) s'allonge encore un peu plus. Acteur majeur sur le marché des blocs d’IP pour FPGA, circuits Asic et puces-systèmes, Synopsys compte lancer commercialement courant 2024 ses premiers cœurs de processeur à architecture RISC-V. Référencés ARC-V, ceux-ci viendront étoffer le portefeuille de cœurs à architecture Risc ARC tombé dans l’escarcelle de la société américaine en 2010 (avec l’acquisition de la société Virage Logic).

A terme le catalogue ARC-V se déclinera autour de variantes à hautes performances, de modèles de milieu de gamme et d’options à ultrabasse consommation, ainsi que de moutures à sûreté de fonctionnement afin de répondre à un large éventail d'applications, soutient Synopsys. L’ensemble sera pris en charge par la suite d'outils de développement bien connue Synopsys MetaWare. Par ailleurs, annonce l’éditeur américain, la suite d’outils de CAO Synopsys.ai, dopée à l’intelligence artificielle et optimisée pour les IP ARC-V, sera en mesure de fournir un environnement de développement et de vérification prêt à l'emploi pour améliorer la productivité et la qualité du processus de conception des puces-systèmes SoC architecturées sur les cœurs de processeur RISC-V de Synopsys.

« L'industrie automobile fait pression pour l'adoption de standards ouverts comme l’architecture RISC-V, indique Thomas Boehm, vice-président en charge des microcontrôleurs automobiles chez Infineon. En développant un cœur de processeur RISC-V certifié en matière de sûreté de fonctionnement, Synopsys nous permet de bénéficier d’un plus large choix d'architectures pour construire des systèmes automobiles hautes performances avec les plus hauts niveaux de sécurité fonctionnelle. »

Dans le détail, les cœurs ARC-V Functional Safety (FS) devraient intégrer des fonctionnalités destinées à détecter les erreurs système, à assurer des niveaux de sûreté de fonctionnement Asil B et Asil D et à accélérer les qualifications automobiles ISO 26262 (sécurité fonctionnelle) et ISO 21434 (cybersécurité). Ils seront proposés avec le MetaWare Development Toolkit for Safety qui vise à accélérer le développement de code conforme à la norme ISO 26262.

Si Synopsys ne donne pour l’heure pas de détails sur le date de disponibilité des variantes FS de ses blocs d’IP RISC-V, l’Américain compte lancer commercialement les cœurs 32 bits ARC-V RMX pour processeurs embarqués au deuxième trimestre 2024. Les cœurs 32 bits temps réel ARC-V RHX et les cœurs 64 bits ARC-V RPX pour processeurs hôtes suivront au cours du deuxième semestre 2024.

L’annonce de Synopsys a été saluée par des sociétés comme, outre Infineon, SHD Group, Ashling, Elektrobit, Green Hills, HighTec, IAR, Lauterbach, PLS, Arteris, Synaptics, PX5 et Tasking.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV