Codasip collabore avec Siemens EDA pour fournir une solution de traçage pour des processeurs RISC-V personnalisésL’allemand Codasip, fournisseur de cœurs RISC-V sous forme de propriété intellectuelle et éditeur d’outils de développement pour cette architecture de processeur, propose la solution Tessent Enhanced Trace Encoder mise au point en collaboration avec Siemens EDA, et qui fait partie de la gamme de produits Tessent Embedded Analytics de cette dernière. Grâce à cette solution commune, les développeurs peuvent tracer et déboguer les problèmes entre le silicium et les logiciels, et comprendre avec précision les comportements en temps réel, y compris, selon Codasip, sur des conceptions personnalisées complexes, fondées sur ses architectures RISC-V. Pour rappel, les cœurs RISC-V de Codasip sont personnalisables et adaptables aux besoins d'une application. Dans ce cadre, les concepteurs système peuvent utiliser la chaîne d'outils Codasip Studio pour trouver les meilleurs compromis logiciel/matériel, mettre au point des fonctionnalités optimisées et rechercher un équilibre optimal entre consommation, performances et enpreinte silicium. Cette combinaison entre cœurs de processeur personnalisables et outils de conception assure une approche automatisée pour réaliser une puce-système maison. Pour rendre cette personnalisation accessible aux développeurs de logiciels, Codasip s'assure que tous les outils, y compris le compilateur et le débogueur, prennent en charge cette personnalisation.
La solution complète, baptisée Tessent Enhanced Trace Encoder, s'appuie sur les spécifications RISC-V et plus spécifiquement sur les travaux du groupe de travail Debug and Trace, dirigé par des représentants de Siemens. La société a d'ailleurs mis en libre accès son algorithme de suivi de trace pour la communauté internationale RISC-V. La solution de Siemens, qui va au-delà des standards RISC-V, procure des analyses de débogage et de post-déploiement en temps réel à l'échelle du système et offre en outre aux développeurs la prise en charge d’instructions personnalisées ainsi que la mise en route d’examens détaillés au niveau système pour trouver les bogues et leur cause profonde avec une précision au niveau cycle. Ce qui signifie que le développeur obtient un aperçu de son travail de conception au niveau de chaque instruction.
|