[EDITION ABONNES] Huit entreprises, universités et centres de recherche européens (*) ont décidé d’unir leurs forces pour rassembler les standards liés à l'architecture de processeur RISC-V et ceux portant sur le langage de programmation de haut niveau SYCL, destiné aux développeurs travaillant sur des architectures matérielles parallèles et hétérogènes, afin de favoriser l’accélération d'applications d'intelligence artificielle (IA) en s'appuyant sur une approche ouverte de type open source.

Selon les promoteurs du projet Syclops, l'adoption généralisée de l'IA a créé un marché pour de nouveaux accélérateurs matériels capables de traiter efficacement les charges de travail ad hoc. Malheureusement, tous ces accélérateurs IA utilisent aujourd'hui des piles matérielles et logicielles propriétaires, ce qui conduit à une monopolisation du marché par quelques grands acteurs de l'industrie.

Pour briser ce monopole, le projet Horizon Europe Syclops (Scaling extreme analYtics with Cross-architecture acceleration based on Open Standards) s'est donné pour tâche de démocratiser l'IA à l'aide de normes ouvertes afin de favoriser la naissance en Europe d’un écosystème compétitif, axé sur l'innovation.

Une approche qui repose, selon les membres du projet, sur la convergence de deux tendances importantes dans l'industrie : la normalisation et l'adoption du jeu d'instructions libre et ouvert RISC-V pour l'IA et l'accélération de l'analyse de données d’une part, et d’autre part l'émergence du SYCL (prononcez sikel) en tant que modèle de programmation parallèle de données multifournisseurs, multi-architectures pour tous les types d'accélérateurs, y compris le RISC-V.

L'objectif affiché du projet Syclops est donc de rassembler pour la première fois ces spécifications afin de démontrer des avancées en matière de performances et d'évolutivité de l'analyse de données via une approche ouverte pour l'accélération IA, fondée sur un socle de normes.

Le projet a lancé ses activités en janvier 2023 par une réunion en ligne où tous les partenaires ont pris la parole pour présenter leur feuille de route. Syclops rassemble ainsi des partenaires ayant une expertise dans plusieurs domaines (architecture informatique, langages de programmation, systèmes et runtimes, Big Data, calcul haute performance) avec comme objectif de proposer des avancées à l'état de l'art de l'accélération IA, selon trois axes.

Le premier porte sur la mise en place d'une infrastructure logicielle pour une personnalisation simple, rapide et économique des accélérateurs RISC-V. Le second s’intéresse aux outils de programmation (compilateur, runtime, interpréteur) interarchitecture pour le langage SYCL. Enfin le troisième met l’accent sur des outils applicatifs (algorithmes, outils de profilage et de portage) pour l'accélération IA et l'analyse interarchitecture.

Concrètement le projet à l’ambition de démontrer ses solutions dans trois cas d'usage, à savoir les systèmes autonomes, la physique des hautes énergies et l'oncologie de précision. Plus largement, les avancées réalisées par Syclops devraient à terme favoriser la constitution d’un écosystème européen et mondial ouvert autour des solutions d'accélération IA.

L'expérience acquise sera également utilisée pour contribuer aux standards SYCL et RISC-V avec en ligne de mire la réunion des deux espaces normatifs pour une coconception d'accélérateurs IA.

(*) Les partenaires du projet Syclops sont l’école d’ingénieurs Eurecom, le centre de recherche européen Cern, l’université de Heidelberg, l’Inesc ID (centre de recherche portugais sur l’IA) et les sociétés Hiro-Microdatacenter (concepteur de systèmes de calcul compacts de type HPC, High Performance Computing), Accelom (domaine médical), Codasip (spécialiste du RISC-V) et Codeplay (promoteur du langage SYCL).

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’intelligence artificielle dans l’embarqué : Embedded-IA

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV