
Le premier cœur de processeur RISC-V de Mips, présenté comme le plus puissant du moment, est disponible [EDITION ABONNES] A l’occasion du RISC-V Summit qui se tient les 13 et 14 décembre à San Jose (Californie), la société Mips annonce la disponibilité de son premier bloc d’IP compatible avec le jeu d’instructions RISC-V, estampillé eVocore P8700. Cette IP, qui peut être associée avec ses homologues pour constituer des grappes de 512 cœurs RISC-V (à concurrence de 64 grappes au total), est présentée par la firme américaine comme la plus performante et la plus échelonnable de l'industrie. Selon Mips, le P8700 a déjà été cédé sous licence pour être mis en œuvre dans des applications telles que les systèmes d'assistance à la conduite automobile (ADAS) et la conduite autonome. On se souviendra qu’en 2021 l’américain Wave Computing, qui avait mis la main sur Mips mi-2018, était sorti du régime de protection prévu par le Chapitre 11 de la loi américaine sur les faillites pour reprendre le nom de Mips afin de marquer clairement la réorientation stratégique de la société sur le marché des architectures de processeur Risc (savoir-faire d’origine de Mips avec l'architecture du même nom). La nouvelle entité en avait profité pour dévoiler qu’elle travaillait sur une nouvelle architecture reposant sur le jeu d’instructions open source RISC-V et, au cours du premier semestre 2022, Mips avait présenté – sans trop de détails – les premiers membres d’une nouvelle famille de cœurs RISC-V baptisée eVocore. Selon l’Américain, le modèle multiprocesseur eVocore P8700 est le premier bloc d’IP RISC-V qui fournit un traitement des instructions dans le désordre (out-of-order) et une échelonnabilité cohérente multithread, multicœur et multicluster, afin d’offrir aux fabricants de puces-systèmes SoC et aux équipementiers un niveau encore jamais atteint de performances RISC-V. La capacité importante d’échelonnabilité rend en particulier le cœur bien adapté aux tâches de calcul intensives sur un éventail de marchés et d'applications tels que l'automobile (ADAS, conduite autonome, infodivertissement), les centres de données et le stockage, et le calcul haute performance (HPC), assure Mips. A l’heure actuelle, le P8700 est disponible dans une version standard et dans une version automobile avec fonctions de sécurité fonctionnelle intégrées, adaptées aux contraintes des systèmes compatibles ISO 26262 Asil-B(D) et Asil-D en tant qu’élément de sécurité hors contexte (SEooC). A noter que l’IP multicœur eVocore P8700 de Mips a déjà séduit la société Mobileye, propriété d’Intel depuis 2017, qui compte l’intégrer dans la plus puissante de ses puces-systèmes conçues spécifiquement pour la conduite automobile automatisée. Dévoilée lors du CES 2022, la puce EyeQ Ultra devrait être échantillonnée fin 2023 pour une production de qualité automobile en 2025. « Les nouveaux processeurs Mips eVocore offrent non seulement une combinaison idéale de performances et d'éco-efficacité, caractéristique pour laquelle Mips est bien connu, mais ils disposent aussi d'un environnement de développement logiciel ouvert », indique Elchanan Rushinek, vice-président exécutif de l'ingénierie chez Mobileye. Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Le premier cœur de processeur RISC-V de Mips, présenté comme le plus puissant du moment, est disponible

[EDITION ABONNES] A l’occasion du RISC-V Summit qui se tient les 13 et 14 décembre à San Jose (Californie), la société Mips annonce la disponibilité de son premier bloc d’IP compatible avec le jeu d’instructions RISC-V, estampillé eVocore P8700. Cette IP, qui peut être associée avec ses homologues pour constituer des grappes de 512 cœurs RISC-V (à concurrence de 64 grappes au total), est présentée par la firme américaine comme la plus performante et la plus échelonnable de l'industrie.

Selon Mips, le P8700 a déjà été cédé sous licence pour être mis en œuvre dans des applications telles que les systèmes d'assistance à la conduite automobile (ADAS) et la conduite autonome.

On se souviendra qu’en 2021 l’américain Wave Computing, qui avait mis la main sur Mips mi-2018, était sorti du régime de protection prévu par le Chapitre 11 de la loi américaine sur les faillites pour reprendre le nom de Mips afin de marquer clairement la réorientation stratégique de la société sur le marché des architectures de processeur Risc (savoir-faire d’origine de Mips avec l'architecture du même nom). La nouvelle entité en avait profité pour dévoiler qu’elle travaillait sur une nouvelle architecture reposant sur le jeu d’instructions open source RISC-V et, au cours du premier semestre 2022, Mips avait présenté – sans trop de détails – les premiers membres d’une nouvelle famille de cœurs RISC-V baptisée eVocore.

Selon l’Américain, le modèle multiprocesseur eVocore P8700 est le premier bloc d’IP RISC-V qui fournit un traitement des instructions dans le désordre (out-of-order) et une échelonnabilité cohérente multithread, multicœur et multicluster, afin d’offrir aux fabricants de puces-systèmes SoC et aux équipementiers un niveau encore jamais atteint de performances RISC-V. La capacité importante d’échelonnabilité rend en particulier le cœur bien adapté aux tâches de calcul intensives sur un éventail de marchés et d'applications tels que l'automobile (ADAS, conduite autonome, infodivertissement), les centres de données et le stockage, et le calcul haute performance (HPC), assure Mips.

A l’heure actuelle, le P8700 est disponible dans une version standard et dans une version automobile avec fonctions de sécurité fonctionnelle intégrées, adaptées aux contraintes des systèmes compatibles ISO 26262 Asil-B(D) et Asil-D en tant qu’élément de sécurité hors contexte (SEooC).

A noter que l’IP multicœur eVocore P8700 de Mips a déjà séduit la société Mobileye, propriété d’Intel depuis 2017, qui compte l’intégrer dans la plus puissante de ses puces-systèmes conçues spécifiquement pour la conduite automobile automatisée. Dévoilée lors du CES 2022, la puce EyeQ Ultra devrait être échantillonnée fin 2023 pour une production de qualité automobile en 2025. « Les nouveaux processeurs Mips eVocore offrent non seulement une combinaison idéale de performances et d'éco-efficacité, caractéristique pour laquelle Mips est bien connu, mais ils disposent aussi d'un environnement de développement logiciel ouvert », indique Elchanan Rushinek, vice-président exécutif de l'ingénierie chez Mobileye.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV