
Green Hills et NSitexe collaborent pour promouvoir l’architecture RISC-V dans les secteurs automobile et industriel Green Hills Software continue son offensive autour de l’architecture de processeur open source RISC-V. L’éditeur américain s’est rapproché de la société de semi-conducteurs NSitexe, filiale de l’équipementier automobile Denso, et annonce la prise en charge des puces RISC-V de cette dernière par son environnement de développement intégré (IDE) Multi et ses compilateurs C/C++, qualifiés vis-à-vis de la norme de sûreté de fonctionnement ISO 26262 au niveau Asil-D. Parmi les premiers circuits concernés figure le cœur de processeur parallèle avec extensions vectorielles DR1000C, qui peut prendre à sa charge les opérations de calcul arithmétiques gourmandes en ressources que doivent effectuer les microcontrôleurs automobiles conçus pour les systèmes critiques. (On rappellera à cet égard que Renesas a intégré ce bloc d’IP dans sa famille de microcontrôleurs RH850/U2B annoncée fin 2021.) Green Hills a également porté ses outils sur le cœur de microcontrôleur à architecture RISC-V NS31A de NSitexe. Compatible avec le jeu d’instructions (ISA) RISC-V RV32IMAF, ce cœur 32 bits à usage général dispose en natif de mécanismes de sécurité fonctionnelle compatibles avec les exigences du niveau le plus élevé de la norme ISO 26262 (Asil-D) et dispose en sus d’un mode de privilège requis par la plate-forme Autosar, traditionnellement utilisée dans l’automobile. Dans le cadre de son partenariat avec NSitexe, Green Hills met en avant les capacités de son IDE Multi, de ses compilateurs C/C++ et de ses outils d’analyse à dénicher les bogues, même les plus difficiles à trouver, dans les conceptions RISC-V quelles qu’elles soient, des contrôleurs ou accélérateurs RISC-V embarqués autonomes jusqu’aux puces-systèmes SoC complexes dotées de multiples cœurs hétérogènes où le cœur RISC-V est soit le CPU principal à usage générique, soit un bloc d’accélération spécifique associé à un CPU (éventuellement bâti sur une autre architecture de processeur). Dans ce cadre, les deux partenaires vont collaborer à faciliter la mise au point de solutions RISC-V sûres et sécurisées pour les applications automobiles et industrielles sur microcontrôleurs. On se souviendra que l’éditeur IAR Systems s’est lui aussi engagé dans une coopération avec NSitexe. Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Green Hills et NSitexe collaborent pour promouvoir l’architecture RISC-V dans les secteurs automobile et industriel

Green Hills Software continue son offensive autour de l’architecture de processeur open source RISC-V. L’éditeur américain s’est rapproché de la société de semi-conducteurs NSitexe, filiale de l’équipementier automobile Denso, et annonce la prise en charge des puces RISC-V de cette dernière par son environnement de développement intégré (IDE) Multi et ses compilateurs C/C++, qualifiés vis-à-vis de la norme de sûreté de fonctionnement ISO 26262 au niveau Asil-D.

Parmi les premiers circuits concernés figure le cœur de processeur parallèle avec extensions vectorielles DR1000C, qui peut prendre à sa charge les opérations de calcul arithmétiques gourmandes en ressources que doivent effectuer les microcontrôleurs automobiles conçus pour les systèmes critiques. (On rappellera à cet égard que Renesas a intégré ce bloc d’IP dans sa famille de microcontrôleurs RH850/U2B annoncée fin 2021.)

Green Hills a également porté ses outils sur le cœur de microcontrôleur à architecture RISC-V NS31A de NSitexe. Compatible avec le jeu d’instructions (ISA) RISC-V RV32IMAF, ce cœur 32 bits à usage général dispose en natif de mécanismes de sécurité fonctionnelle compatibles avec les exigences du niveau le plus élevé de la norme ISO 26262 (Asil-D) et dispose en sus d’un mode de privilège requis par la plate-forme Autosar, traditionnellement utilisée dans l’automobile.

Dans le cadre de son partenariat avec NSitexe, Green Hills met en avant les capacités de son IDE Multi, de ses compilateurs C/C++ et de ses outils d’analyse à dénicher les bogues, même les plus difficiles à trouver, dans les conceptions RISC-V quelles qu’elles soient, des contrôleurs ou accélérateurs RISC-V embarqués autonomes jusqu’aux puces-systèmes SoC complexes dotées de multiples cœurs hétérogènes où le cœur RISC-V est soit le CPU principal à usage générique, soit un bloc d’accélération spécifique associé à un CPU (éventuellement bâti sur une autre architecture de processeur).

Dans ce cadre, les deux partenaires vont collaborer à faciliter la mise au point de solutions RISC-V sûres et sécurisées pour les applications automobiles et industrielles sur microcontrôleurs.

On se souviendra que l’éditeur IAR Systems s’est lui aussi engagé dans une coopération avec NSitexe.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV