
Les cœurs Arm et RISC-V sont pris en charge simultanément par un seul environnement logiciel, signé Ashling [EDITION ABONNES] L'éditeur américain d’outils de développement pour systèmes embarqués Ashling Microsystems, d’origine irlandaise, a décidé de prendre en charge de manière simultanée les architectures Arm multicœur et RISC-V dans son environnement de développement intégré IDE et son débogueur RiscFree.... La solution permet aux développeurs de projets sur des architectures multicœurs hétérogènes complexes de travailler à partir d'une seule instance de l'environnement logiciel, en utilisant une seule sonde de débogage connectée au périphérique cible. Selon Ashling, le temps n’est plus à regrouper de plus en plus de fonctionnalités sur un seul et unique processeur et de plus en plus de développeurs évoluent vers des conceptions multicœurs qui intègrent différentes architectures de processeur dans une seule puce-système SoC, qui devient dès lors une structure à cœurs hétérogènes. Dans les domaines de l'industriel, de l'automobile, du médical, des télécoms, de l’intelligence artificielle et de l’IoT, les conceptions de SoC complexes combinent donc plusieurs cœurs de processeur, en particulier les architectures Arm et RISC-V. Pour ce faire, l’environnement Ashling RiscFree IDE fournit désormais un ensemble d'outils utilisant une seule instance de débogage pour programmer et déboguer toute combinaison de périphériques embarqués Arm et RISC-V à l'aide des interfaces de débogage de base JTAG ou Arm SWD CoreSight. Combiné avec le débogage matériel et les sondes de trace, l’ensemble fournit des vues de débogage des cœurs Arm et Risc-V dans la même instance de débogage, permettant la visibilité et le contrôle de tous les cœurs cibles en simultané. « La prise en charge concourante du débogage multicœur RiscFree pour les appareils dotés de cœurs Arm et RISC-V a été mise au point en étroite coopération avec des utilisateurs de ces deux architectures, commente Hugh O’Keeffe, directeur général d'Ashling. Alors que les conceptions de circuits multicœurs prolifèrent, nous pensons que la combinaison de cœurs Arm et RISC-V sur des circuits SoC va établir une forte emprise sur le marché. » Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Les cœurs Arm et RISC-V sont pris en charge simultanément par un seul environnement logiciel, signé Ashling

[EDITION ABONNES] L'éditeur américain d’outils de développement pour systèmes embarqués Ashling Microsystems, d’origine irlandaise, a décidé de prendre en charge de manière simultanée les architectures Arm multicœur et RISC-V dans son environnement de développement intégré IDE et son débogueur RiscFree.... La solution permet aux développeurs de projets sur des architectures multicœurs hétérogènes complexes de travailler à partir d'une seule instance de l'environnement logiciel, en utilisant une seule sonde de débogage connectée au périphérique cible.

Selon Ashling, le temps n’est plus à regrouper de plus en plus de fonctionnalités sur un seul et unique processeur et de plus en plus de développeurs évoluent vers des conceptions multicœurs qui intègrent différentes architectures de processeur dans une seule puce-système SoC, qui devient dès lors une structure à cœurs hétérogènes. Dans les domaines de l'industriel, de l'automobile, du médical, des télécoms, de l’intelligence artificielle et de l’IoT, les conceptions de SoC complexes combinent donc plusieurs cœurs de processeur, en particulier les architectures Arm et RISC-V.

Pour ce faire, l’environnement Ashling RiscFree IDE fournit désormais un ensemble d'outils utilisant une seule instance de débogage pour programmer et déboguer toute combinaison de périphériques embarqués Arm et RISC-V à l'aide des interfaces de débogage de base JTAG ou Arm SWD CoreSight. Combiné avec le débogage matériel et les sondes de trace, l’ensemble fournit des vues de débogage des cœurs Arm et Risc-V dans la même instance de débogage, permettant la visibilité et le contrôle de tous les cœurs cibles en simultané.

« La prise en charge concourante du débogage multicœur RiscFree pour les appareils dotés de cœurs Arm et RISC-V a été mise au point en étroite coopération avec des utilisateurs de ces deux architectures, commente Hugh O’Keeffe, directeur général d'Ashling. Alors que les conceptions de circuits multicœurs prolifèrent, nous pensons que la combinaison de cœurs Arm et RISC-V sur des circuits SoC va établir une forte emprise sur le marché. »

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV