Microchip rend la norme CoaXPress 2.0 opérationnelle pour accélérer l’acquisition d'images par les systèmes de vision

En s’appuyant sur les travaux des organismes de normalisation, notamment la JIIA (Japan Industrial Imaging Association), Microchip a développé des circuits d’interface de couche physique conformes à la norme CoaXPress 2.0 (CXP 2.0) ratifiée l’année dernière et capable de tenir des débits de 12,5 Gbit/s.... Objectif affiché : faciliter la conception de cartes d’acquisition et de caméras conformes à cette nouvelle spécification pour les applications sur des lignes de production, d'embouteillage, d'inspection alimentaire ou industrielle, mais aussi pour des applications d'imagerie à très haute cadence - suivi de trafic, surveillance, inspection médicale, etc.

« Nos solutions de transmission à faible latence et faible consommation intègrent sur une même puce un égaliseur, un driver de câble et un dispositif de récupération de données d'horloge, ce qui permet aux fabricants de caméras et de cartes d'acquisition de fournir des signaux vidéo haute résolution à haut débit, ainsi que des signaux de contrôle et une alimentation, le tout sur un même câble coaxial », précise Matthias Kaestner, vice-président de la division Systèmes d’info-divertissement automobiles chez Microchip.

La famille des circuits EQCO125X40 CoaXPress qui mettent en œuvre la spécification CXP 2.0 intègre à la fois un mécanisme de récupération de données d'horloge (CDR, Clock and Data Recovery), fonctionnant à toutes les vitesses, et une horloge côté caméra pour pouvoir répondre aux besoins des environnements temps réel. Cette approche permet, selon Microchip, d’augmenter le débit de traitement des systèmes de vision artificielle en autorisant caméras et cartes d'acquisition à s'accommoder d'une transmission de données de quatre à huit fois plus rapide que les solutions actuelles.

En outre, ces puces autorisent la multiplication par quatre de la longueur du câble de liaison, toujours selon Microchip, avec une bande passante de 12,5 Gbit/s sur un seul câble.

Le mécanisme CDR intégré réduit aussi le jitter entre la caméra et la carte d'acquisition et, lorsqu’il est intégré directement dans la caméra pour des signaux basse fréquence, évite d'avoir à programmer une horloge séparée dans le FPGA et assure une synchronisation précise du signal. Le mécanisme de test d'intégrité des signaux de liaison, incorporé au sein des circuits CXP 2.0, permet dans le même temps d'effectuer des contrôles en temps réel de l'intégrité des liaisons par câble, à la fois avant et pendant le fonctionnement. Cette fonctionnalité autorise un test en temps réel de la marge des câbles, afin de détecter tout vieillissement ou usure, avant que des erreurs de bits n'apparaissent en fonctionnement normal.

Pour les fabricants de cartes, les circuits EQCO125X40 CoaXPress ouvrent la voie à un développement plus facile et à moindre coût de produits que les utilisateurs peuvent ensuite déployer sur des lignes de production. Avec la possibilité d'obtenir le même débit avec deux ports sur les caméras ou les cartes d'acquisition d'images, là où il en fallait quatre auparavant.

La famille Microchip CoaXPress 2.0 comprend un dispositif émetteur uniquement côté caméra, et trois modèles d’émetteur-récepteur monopuce côté carte d’acquisition. Chaque circuit se présente en boîtier QFN à 16 broches. Des cartes d'évaluation sont aussi disponibles (émetteur, récepteur et répéteur) pour l’aide au développement.