[EDITION ABONNES] Le laboratoire belge de recherche en nanoélectronique et en technologies numériques Imec et le fondeur GlobalFoundries ont développé le prototype opérationnel d’une puce censée permettre l’exécution de réseaux de neurones profonds au sein même de produits de périphérie de réseau (edge) basse consommation ...comme les enceintes connectées ou les véhicules autonomes. Cette puce IA repose sur l’architecture AiMC (Analog in Memory Computing) de l’Imec implémentée selon le procédé de gravure en technologie FD-SOI 22 nm 22FDX de GlobalFoundries. Elle est optimisée pour effectuer les traitements DNN (Deep Neural Networks) selon un mode de calcul en mémoire (In-Memory Computing) dans le domaine analogique.

Selon l’Imec, la puce - qui utilise des cellules SRam pour réaliser les calculs - a pu afficher lors de tests de caractérisation une éco-efficacité record de 2 900 Tops/W. On se souviendra que l’analyse en local par des algorithmes IA évite l’envoi de données dans le cloud et doit permettre d’économiser de l’énergie, de réduire les temps de latence et de garantir un plus haut niveau de sécurité pour les informations critiques et sensibles.

L’Imec rappelle que processeur et mémoire sont traditionnellement séparés dans les systèmes informatiques. Dans cette architecture, les opérations effectuées sur une grande quantité de données imposent l’extraction d’un nombre tout aussi important d’éléments à partir de la mémoire de stockage. Cette limitation, connue sous le nom de goulot d’étranglement de von Neumann, peut impacter le temps de calcul réel, notamment dans le cas des réseaux de neurones qui impliquent des opérations sur des matrices et des vecteurs de grande taille.

Avec la précision du numérique ces calculs exigent une quantité d’énergie importante, mais, indique l’Imec, il est possible d’obtenir des résultats précis avec les réseaux de neurones même si les multiplications sont effectuées avec une précision inférieure en technologie analogique. Pour relever le défi, l’Imec, avec un certain nombre de partenaires industriels dont GlobalFoundries, a développé une architecture qui élimine le goulot d’étranglement de von Neumann en effectuant un traitement analogique au sein des cellules SRam.

C’est cette architecture qui a été implémentée dans un accélérateur d’inférence analogique AnIA gravé en technologie 22FDX dont l’éco-efficacité crête atteint 2 900 téraopérations par watt. Selon l’Imec, la reconnaissance de motifs, typiquement traitée par de l’apprentissage automatique dans les centres de données, peut désormais être effectuée localement par cet accélérateur au sein de capteurs compacts et de dispositifs de périphérie basse consommation.

« Le tape-out réussi de l’accélérateur AnIA est une étape importante vers la validation de l’architecture AiMC, indique Diederik Verkest, directeur du programme Machine Learning à l’Imec. Cette implémentation de référence montre non seulement que les calculs analogiques en mémoire sont possibles dans la pratique, mais aussi qu'ils permettent d’atteindre une efficacité énergétique dix à cent fois meilleure que les accélérateurs numériques. Au sein de notre programme, nous tentons d’adapter les mémoires existantes et émergentes afin de les optimiser pour le calcul analogique en mémoire. Ces résultats prometteurs nous incitent à poursuivre dans cette voie, avec l'ambition d'évoluer vers une éco-efficacité énergétique de 10 000 Tops/W. »

Au-delà GlobalFoundries va inclure l’architecture AiMC en tant que fonctionnalité implantable selon le procédé de gravure à ultrabasse consommation 22FDX pour des applications IA. Ce développement est en cours sur une ligne de production 300 mm de GlobalFoundries dans son usine Fab 1 à Dresde (Allemagne).

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’intelligence artificielle dans l’embarqué : Embedded-IA