
La Fondation RISC-V ratifie une spécification de trace pour processeurs RISC-V La Fondation RISC-V, en charge de l'adoption et de la mise en œuvre du jeu d'instructions RISC-V ouvert, annonce la ratification de la spécification de trace pour processeur RISC-V (), une spécification utile pour aider au débogage en exposant des traces d'activité précises et détaillées, avec des capacités de filtrage pour isoler les “portions” de traces qui comptent pour une application donnée.... Le nouvel algorithme d'encodeur de trace standard va ainsi permettre aux développeurs de voir exactement quelles instructions un coeur exécute, étape par étape. « L'architecture RISC-V gagne rapidement en popularité en raison de sa conception ouverte et modulaire qui permet la personnalisation d’un jeu d’instructions ISA standard, commente Krste Asanović, président du conseil d'administration de la Fondation RISC-V. L’écosystème RISC-V poursuit ses efforts pour aller vers un degré d’interopérabilité élevé entre les différents fournisseurs d’implantations physiques du jeu RISC-V. Avec la spécification de trace de processeur ratifiée, les développeurs d’IP de trace, les ingénieurs en charge de la conception d’une puce-système SoC fondée sur un coeur RISC-V et les développeurs de logiciels de débogage se sont mis d’accord sur une standard de compression particulièrement efficace pour représenter le flot d'un programme sur un cœur RISC-V. » La conception et le développement de logiciels peuvent prendre des mois et parfois plus en fonction de la taille et de la complexité de la charge de travail. Alors que les standards ISA à usage général et traditionnels ne sont pas conçus pour des capacités de traitement de plus en plus élevées, un certain nombre d’industriels cherchent à tirer parti de toutes les possibilités du RISC-V et de son modèle de collaboration ouverte. Avec cette norme sur la trace, développeurs et ingénieurs seront désormais capables, selon les promoteurs de cette spécification, de minimiser le temps consacré au débogage et à l’intégration d'outils et d'extensions standard. « Il est souvent assez difficile de comprendre le comportement d'un programme dans un système, surtout au sein de systèmes complexes pour le calcul hautes performances HPC (High Performance Computing), l'Internet des objets, l'apprentissage automatique et l'intelligence artificielle, explique Gajinder Panesar, président du comité en charge de la trace et du débogage de la Fondation RISC-V. Les développeurs et les ingénieurs passent environ 50 à 75% de leur temps à déboguer et à intégrer des outils et des extensions issues de tiers. Dorénavant, avec la spécification de trace pour processeur RISC-V ratifiée, les utilisateurs pourront choisir les fournisseurs de coeurs et d'encodeurs de trace avec qui travailler, en étant sûrs que les éditeurs d'outils seront alignés sur le standard. » D’un point de vue plus technologique, le document publié par la RISC-V Foundation décrit les signaux entre le cœur RISC-V et l'encodeur de trace, l'algorithme de compression de trace et le format de paquet utilisé pour encapsuler les informations de trace compressées. () Les sociétés suivantes ont contribué à l’écriture et à la ratification de la spécification de trace de processeur : Andes Tech, BlueSpec, Codasip, Esperanto, ETH Zurich, Seagate, SiFive, Syntacore, UltraSoC, Vedanta Micro et Western Digital.

La Fondation RISC-V ratifie une spécification de trace pour processeurs RISC-V

La Fondation RISC-V, en charge de l'adoption et de la mise en œuvre du jeu d'instructions RISC-V ouvert, annonce la ratification de la spécification de trace pour processeur RISC-V (*), une spécification utile pour aider au débogage en exposant des traces d'activité précises et détaillées, avec des capacités de filtrage pour isoler les “portions” de traces qui comptent pour une application donnée.... Le nouvel algorithme d'encodeur de trace standard va ainsi permettre aux développeurs de voir exactement quelles instructions un coeur exécute, étape par étape.

« L'architecture RISC-V gagne rapidement en popularité en raison de sa conception ouverte et modulaire qui permet la personnalisation d’un jeu d’instructions ISA standard, commente Krste Asanović, président du conseil d'administration de la Fondation RISC-V. L’écosystème RISC-V poursuit ses efforts pour aller vers un degré d’interopérabilité élevé entre les différents fournisseurs d’implantations physiques du jeu RISC-V. Avec la spécification de trace de processeur ratifiée, les développeurs d’IP de trace, les ingénieurs en charge de la conception d’une puce-système SoC fondée sur un coeur RISC-V et les développeurs de logiciels de débogage se sont mis d’accord sur une standard de compression particulièrement efficace pour représenter le flot d'un programme sur un cœur RISC-V. »

La conception et le développement de logiciels peuvent prendre des mois et parfois plus en fonction de la taille et de la complexité de la charge de travail. Alors que les standards ISA à usage général et traditionnels ne sont pas conçus pour des capacités de traitement de plus en plus élevées, un certain nombre d’industriels cherchent à tirer parti de toutes les possibilités du RISC-V et de son modèle de collaboration ouverte. Avec cette norme sur la trace, développeurs et ingénieurs seront désormais capables, selon les promoteurs de cette spécification, de minimiser le temps consacré au débogage et à l’intégration d'outils et d'extensions standard.

« Il est souvent assez difficile de comprendre le comportement d'un programme dans un système, surtout au sein de systèmes complexes pour le calcul hautes performances HPC (High Performance Computing), l'Internet des objets, l'apprentissage automatique et l'intelligence artificielle, explique Gajinder Panesar, président du comité en charge de la trace et du débogage de la Fondation RISC-V. Les développeurs et les ingénieurs passent environ 50 à 75% de leur temps à déboguer et à intégrer des outils et des extensions issues de tiers. Dorénavant, avec la spécification de trace pour processeur RISC-V ratifiée, les utilisateurs pourront choisir les fournisseurs de coeurs et d'encodeurs de trace avec qui travailler, en étant sûrs que les éditeurs d'outils seront alignés sur le standard. »

D’un point de vue plus technologique, le document publié par la RISC-V Foundation décrit les signaux entre le cœur RISC-V et l'encodeur de trace, l'algorithme de compression de trace et le format de paquet utilisé pour encapsuler les informations de trace compressées.

(*) Les sociétés suivantes ont contribué à l’écriture et à la ratification de la spécification de trace de processeur : Andes Tech, BlueSpec, Codasip, Esperanto, ETH Zurich, Seagate, SiFive, Syntacore, UltraSoC, Vedanta Micro et Western Digital.