
Intel a commencé l’échantillonnage de ses premiers FPGA Agilex gravés en 10 nm Intel a commencé à livrer à quelques partenaires clés les premiers échantillons de ses circuits logiques programmables Agilex 10 nm annoncés en fanfare en avril dernier. Parmi les heureux élus figurent Colorado Engineering, Mantaro Networks, Microsoft et Silicom ...qui vont utiliser ces FPGA dernier cri pour développer des solutions avancées dans les domaines des infrastructures réseau, de la 5G et de l’analyse accélérée de données. Pour rappel, la famille des FPGA Agilex vise à fournir des solutions personnalisables pour faire face aux défis des applications centrées sur la gestion de flux massif de données dans les fermes de serveurs ou les équipements réseau, y compris les solutions de périphérie de réseau (edge) toujours plus gourmandes en bande passante et toujours plus sollicitées pour gérer du trafic de données en temps réel. Présentée comme unique en son genre, la famille Agilex associe une structure de FPGA classique conçue pour le procédé de gravure à 10 nm d’Intel à une technologie de type boîtier-système SiP (System In Package) avec une structure 3D hétérogène. Une approche qui permet, selon le géant des semi-conducteurs, d'intégrer dans un seul boîtier une “mosaïque” (chiplet) de périphériques analogiques, d'interfaces mémoire (DDR4, DDR5, HBM, Optane...), d'unités de traitement maison et d'entrées/sorties personnalisées qui cohabitent avec des blocs technologiques propriétaires eASIC et la matrice de portes logiques du FPGA. Parmi les autres innovations apportées par la famille Agilex, Intel pointe la prise en charge de la technologie d'interconnexion Compute Express Link pour les communications avec les futurs processeurs Xeon Scalable, ainsi que l’architecture HyperFlex de 2e génération qui, selon Intel, améliore les performances jusqu'à 40% ou abaisse la consommation de 40% par rapport aux FPGA Stratix 10. Enfin, côté interconnexion, les Agilex gèrent le PCI Express Gen5 et des blocs émetteurs/récepteurs à des débits pouvant atteindre 112 Gbit/s.

Intel a commencé l’échantillonnage de ses premiers FPGA Agilex gravés en 10 nm

Intel a commencé à livrer à quelques partenaires clés les premiers échantillons de ses circuits logiques programmables Agilex 10 nm annoncés en fanfare en avril dernier. Parmi les heureux élus figurent Colorado Engineering, Mantaro Networks, Microsoft et Silicom ...qui vont utiliser ces FPGA dernier cri pour développer des solutions avancées dans les domaines des infrastructures réseau, de la 5G et de l’analyse accélérée de données.

Pour rappel, la famille des FPGA Agilex vise à fournir des solutions personnalisables pour faire face aux défis des applications centrées sur la gestion de flux massif de données dans les fermes de serveurs ou les équipements réseau, y compris les solutions de périphérie de réseau (edge) toujours plus gourmandes en bande passante et toujours plus sollicitées pour gérer du trafic de données en temps réel.

Présentée comme unique en son genre, la famille Agilex associe une structure de FPGA classique conçue pour le procédé de gravure à 10 nm d’Intel à une technologie de type boîtier-système SiP (System In Package) avec une structure 3D hétérogène. Une approche qui permet, selon le géant des semi-conducteurs, d'intégrer dans un seul boîtier une “mosaïque” (chiplet) de périphériques analogiques, d'interfaces mémoire (DDR4, DDR5, HBM, Optane...), d'unités de traitement maison et d'entrées/sorties personnalisées qui cohabitent avec des blocs technologiques propriétaires eASIC et la matrice de portes logiques du FPGA.

Parmi les autres innovations apportées par la famille Agilex, Intel pointe la prise en charge de la technologie d'interconnexion Compute Express Link pour les communications avec les futurs processeurs Xeon Scalable, ainsi que l’architecture HyperFlex de 2e génération qui, selon Intel, améliore les performances jusqu'à 40% ou abaisse la consommation de 40% par rapport aux FPGA Stratix 10. Enfin, côté interconnexion, les Agilex gèrent le PCI Express Gen5 et des blocs émetteurs/récepteurs à des débits pouvant atteindre 112 Gbit/s.