En collaboration avec la plate-forme de création de semi-conducteurs participative (crowdsourcing) Efabless, le fondeur allemand X-FAB Silicon Foundries, spécialisé dans les circuits analogiques et mixtes, annonce la disponibilité du silicium du design de référence de la puce-système SoC RISC-V d’Efabless. ...Selon les deux partenaires, trois mois ont suffi pour passer de la conception au tape-out du circuit grâce au flux de conception Efabless qui repose sur des outils open source.   Baptisé Raven, le SoC mixte est architecturé autour du cœur RISC-V communautaire à ultrabasse consommation PicoRV32. La puce-système est présentée comme unique en son genre au sens où elle a été conçue en mettant en œuvre, d’un côté, des IP analogiques propriétaires de X-FAB et, de l’autre, des outils de conception open source. Une approche qui, selon X-FAB, associe la puissance de l’open innovation et la protection des investissements propriétaires.   Le design de la puce-système Raven, testé avec succès sur banc d’essai à 100 MHz (avec la capacité de monter à 150 MHz), est aujourd’hui opérationnel et Efabless se serait déjà engagé avec de premiers utilisateurs sur la conception de dérivés. La communauté Efabless, quant à elle, peut - à travers la place de marché du même nom - accéder au SoC en tant design de référence utilisable sans frais de licence.   A noter que X-FAB et Efabless ont opté pour le procédé de gravure XH018 180 nm à haute fiabilité du fondeur allemand pour fabriquer la puce Raven, une technologie flexible qui propose de multiples options (basse consommation, isolation embarquée pour hautes tensions d’alimentation, mémoire flash haute température…). Le procédé de gravure XH018 répond aux contraintes de qualité du secteur automobile et est aujourd’hui populaire dans des applications industrielles, automobiles et médicales. « Notre partenariat avec Efabless démontre notre engagement à soutenir le développement de semi-conducteurs open source, indique Ulrich Bretthauer, directeur marketing produits de X-FAB. Près des trois quarts de la surface de la puce Raven est occupée par les macros et blocs d’IP standard de X-FAB. L’usage de ces blocs d’IP éprouvés améliore la fiabilité du circuit tout en minimisant les risques associés au développement d’un premier silicium. »

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV https://www.linkedin.com/showcase/embedded-riscv/